FC2カウンター FPGAの部屋 MT9D111のお勉強5
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

MT9D111のお勉強5

・Changes to Gain Settings

・R0x2B:0 : Green1 Gain (R/W)
・R0x2C:0 : Blue Gain (R/W)
・R0x2D:0 : Red Gain (R/W)
・R0x2E:0 : Green2 Gain (R/W)
・R0x2F:0 : Global Gain (R/W)


なぜ、G1とG2があるかは、”MT9D111のお勉強4”の最初の図を見ればわかると思う。

Feature Description
・PLL Generated Master Clock
・センサーコアに組み込まれたPLLは80MHzまで。
・入力クロックは、6MHzから64MHzまで。
・PLLクロックは、R0x66:0 and R0x67:0 で制御している。
・R102—0x66 - PLL Control 1 (R/W)
Bit FieldDescriptionDefault(Hex)
Bits 15:8MM value for PLL must be 16 or higher.28
Bits 5:0NN value for PLL.9

・R103—0x67 - PLL Control 2 (R/W)
Bit FieldDescriptionDefault(Hex)
Bits 11:7ReservedDo not change from default value.
Bits 6:0PP value for PLL.1

上のR102:0 と R103:0 で指定されるPLL出力、fPLL, fOUT は下の式で表される。

fPLL, fOUT = fPLL, fIN, x M / [2 x (N+1) x (P+1)]


分母は偶数になってしまう。奇数で割れないんだね。

・Table 29(123ページを引用)
MT9D111_7_121218.png
条件がキツイ気がする。PLLバイパスの方が良いか?

・R101—0x65 - Clock (R/W) (40ページ)
Bit FieldDescriptionDefault (Hex)
Bit 15PLL Bypass1—Bypass the PLL. Use CLKIN input signal as master clock.
0—Use clock produced by PLL as master clock.
1
Bit 14PLL Powerdown1—Keep PLL in power-down to save power (default).
0—PLL powered-up.
1
Bit 13Power-down
PLL During
Standby
This register only has an effect when bit 14 = 0.
1—Turn off PLL (power-down) during standby to save
power (default).
0—PLL powered-up during standby.
1
Bit 2clk_newrowForce clk_newrow to be on continuously.0
Bit 1clk_newframeForce clk_newframe to be on continuously.0
Bit 0clk_shipForce clk_ship to be on continuously.0

Bit 15にPLL Bypassがあった。デフォルトでは、PLL Bypass。

・PLL Power-up

1. Program PLL frequency settings (R0x66:0 and R0x67:0)
2. Power up the PLL (R0x65:0[14] = 0)
3. Wait for a time longer than PLL locking time (> 1ms)
4. Turn off the PLL bypass (R0x65:0[15] = 0)

  1. 2012年12月18日 04:38 |
  2. CMOSイメージセンサ
  3. | トラックバック:0
  4. | コメント:4

コメント

PLLの目的

"Table 27: Frame Time"参照
元がXScaleなどに組み込まれていた画像処理モジュールの出力クロックが低くてもフレームレートを下げなくてもいいようにPLLが組み込まれたみたいです。入力クロックが変えられるのならPLL Bypasが楽でしょう。
ただ、クロックが高くなればなるほど画像にノイズが乗りやすくなるので、ほどほどがいいと思います。
  1. 2012/12/18(火) 11:20:03 |
  2. URL |
  3. おる #qbIq4rIg
  4. [ 編集 ]

了解しました。ありがとうございます。
またまた質問で申し訳無いです。Bayer の8bit + 2bitや、YUV, RGB565...などのフォーマットでは1ピクセルのデータを2バイトで表しますよね?
Frame Timeの表の計算は1ピクセルが1クロック換算のようなのですが、当然、Active Data Time は1600 x 22.778ns x 2クロック = 88.89 us となりますか?
よろしくお願いします。
  1. 2012/12/18(火) 20:00:26 |
  2. URL |
  3. marsee #f1oWVgn2
  4. [ 編集 ]

フレームレートは、R10(0x0A):0 [2:0] Pixel Clock Speed の設定で変わりますがYCrCbやRGBで出力する場合、1pixel=2クロックで計算が必要です。
36MHz×800×600×30fps=0.4×2≒1
2 ADCモードの場合でもデータを出力する時間はかわらないので、JPEGとかで圧縮出力しないかぎりフレームレートを改善できません。
  1. 2012/12/19(水) 17:43:03 |
  2. URL |
  3. おる #qbIq4rIg
  4. [ 編集 ]

了解しました。ありがとうございます。
  1. 2012/12/19(水) 20:28:19 |
  2. URL |
  3. marsee #f1oWVgn2
  4. [ 編集 ]

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2334-68c11016
この記事にトラックバックする(FC2ブログユーザー)