FC2カウンター FPGAの部屋 XPSでカスタムIPをAdd IPする時のダイアログに入出力ポートを表示する
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

XPSでカスタムIPをAdd IPする時のダイアログに入出力ポートを表示する

XPSでカスタムIPをAdd IPする時のダイアログに項目を追加する”の最後の図でも、mt9d111_inf 信号がダイアログの中のシンボル領域に表示されていたと思う。
ZedBoard_Cam_3_130104.png

mt9d111_inf 信号の+記号をクリックすると、グループ化した信号が展開されて見える。
ZedBoard_Cam_4_130104.png

これをどのように表示しているかというと、最初に、IO_INTERFACE でmt9d111_inf を定義する(多分)

IO_INTERFACE IO_IF = mt9d111_inf



PORTをIO_IF = mt9d111_inf でグループ化して、IO_ISで名前をつけるようだ。mt9d111_inf_axi_master_v2_1_0.mpd の自分で定義したPROT定義を下に示す。

#Example IO port
PORT init_done = "", DIR = I, IO_IF = mt9d111_inf, IO_IS = init_done
PORT wr_error = "", DIR = O, IO_IF = mt9d111_inf, IO_IS = wr_error
PORT pclk_from_pll = "", DIR = I, SIGIS = CLK, IO_IF = mt9d111_inf, IO_IS = pclk_from_pll
PORT pclk = "", DIR = I, SIGIS = CLK, IO_IF = mt9d111_inf, IO_IS = pclk
PORT xck = "", DIR =O, SIGIS = CLK, IO_IF = mt9d111_inf, IO_IS = xck
PORT href = "", DIR = I, IO_IF = mt9d111_inf, IO_IS = href
PORT vsync = "", DIR = I, IO_IF = mt9d111_inf, IO_IS = vsync
PORT cam_data = "", DIR = I, VEC = [7:0], IO_IF = mt9d111_inf, IO_IS = cam_data
PORT standby = "", DIR = O, IO_IF = mt9d111_inf, IO_IS = standby
PORT pfifo_overflow, DIR = O, IO_IF = mt9d111_inf, IO_IS = pfifo_overflow
PORT pfifo_underflow, DIR = O, IO_IF = mt9d111_inf, IO_IS = pfifo_underflow


下に、t9d111_inf_axi_master_v2_1_0.mpd のIO_INTERFACEの位置を示す図を貼っておく。
ZedBoard_Cam_6_130104.png
  1. 2013年01月04日 20:48 |
  2. EDK
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2355-ae93d825
この記事にトラックバックする(FC2ブログユーザー)