FC2カウンター FPGAの部屋 ZedBoard用CMOSカメラ回路の作製8(バグ修正)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZedBoard用CMOSカメラ回路の作製8(バグ修正)

 前回見つかったバグを修正していた。まずは、バグを発生させるために、今のBus Function Model (BFM) では、バグが出ないので、修正を行った。どのように修正したかというと、M_AXI_BVALID をアサートする時刻をランダムに遅延できるようにBFMを変更した。そして、シミュレーションを行ったところバグが出たので、mt9d111_inf_axi_master.vhd のバグをフィックした。
下にシミュレーション波形を示す。
ZedBoard_Cam_31_130115.png 

カーソル間のWriteデータ転送を拡大して下の図に示す。
ZedBoard_Cam_32_130115.png 

M_AXI_AWVALID が 1 になった時に、M_AXI_AWLEN が 2 になっているので、Writeするデータ数は 3 個である。最初に2個バーストでWrite してから、少し間があって1個Write している。M_AXI_BVALID はかなりアサートが遅くなったが、16クロック目にアサートされている。
これで、今回のバグはフィックスできたと思うので、もう一度、カメラ回路をインプリメントし直して確かめてみよう。
  1. 2013年01月15日 05:34 |
  2. ZedBoard
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2363-f1981002
この記事にトラックバックする(FC2ブログユーザー)