FC2カウンター FPGAの部屋 アルテラSoCシンポジウムに行って来ました
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

アルテラSoCシンポジウムに行って来ました

昨日、アルテラSoCシンポジウムに行って来ました。

Zynq同様にデュアルコア ARM® Cortex™-A9のHPS(アルテラではPSでなくHPS)とFPGAがチップに入っています。Cyclone V SoCのデュアルコア ARM® Cortex™-A9は800MHz動作といってました。スピードグレードで変更するかも?といってましたが、基本的には 800MHz なんですね?(ZedBoard の Zynq の ARMコアの動作周波数は 667MHz ですが、スピードグレードによって違います)
Zynqとの大きな違いは、Zynq で言うとAXI ACPポートは最大64ビット幅なのですが、SoC FPGAだと最大128ビット幅だそうです。スループットが同じ動作周波数だったら2倍になりそうです。AXI HPポートに類するポートはなかったですが、HPSのDDRコントローラにアクセスするAXIポートが6個あるそうです。ツールでそのポートを設定する時にプルダウンメニューを見ていましたが、256ビット幅までありました。そんなにビット幅があるんでしょうか?かなりスループットがでるのかも?です。そうそう、この辺のAXIポートを設定するツールのデモを見ていたらAXI3と書いてあった気が?します。Xilinxと同じですね。この辺りはARMのIPコアの制限なんでしょうかね?
FPGA側にDDRコントローラのハードコアを載せているのも、大きな違いです。これがあると、FPGA側で画像のフレームバッファを組むことができます。帯域も計算しやすいですね。(2013/09/13:追記)ZynqでもソフトコアでDDRコントローラをPL側に実装できますね。そういうボードがありました。(OZ745 - Zynq™ SoC Video Development Kit)参考文献”7 シ リーズ FPGAメモリ インターフェイス ソリューション”。
後は、FPGAだけでもROMからコンフィギュレーションできるそうです。

Qsysも使いやすそうでしたが、やはり接続が1次元です。見やすさは、2次元で回路図のようにIPを接続できるXilinxのVivado IP Integrator の方が見やすそうでした。使ったことがなくてビデオで見ただけですし、あくまで見やすいという観点だけです。(参考、動画です。Targeting Zynq Using Vivado IP Integrator
そうそうARM Development Studio 5 (DS-5) Altera Edition ツールキットとSignalTap II が協調して検証できるのは素晴らしいですね。こういう検証環境を使ってみたいです。Web EditonではDS-5のリモートデバックのみで、USBブラスタは使えないとのことでした。実質、Linuxのみデバックできるということでしょうかね?

評価ボードですが、4種類紹介がありました。
1.Cyclone V SoC 開発キット
値段は、$1,595なので高価ですが、DS-5がUSBブラスタで使えるライセンスが付いているそうです。このボードはHPS部とFPGA部にDDR3が付いているそうです。

2.Helio(ヘリオ) ボード ~Cyclone V SoC ベーシックボード~
25,800円(税別)だそうです。このボードは、FPGA部にDDR3は載っていませんが欲しいです。1.のアルテラ純正ボードとBSP(Board Support Package)互換だそうです。同じSDカードでLinux起動していました。

3.Arrow's SoCKIT
値段はわかりませんが、スイッチなどが付いていて、DE0の雰囲気のボードです。このボードもHPS部とFPGA部にDDR3が付いているそうです。

4.EBV SoCrates Evaluation Board
円盤状の変わったボードです。値段はわかりません?

最後に、SoC FPGAのコニュニティサイトが立ち上がっているそうです。RocketBoards.orgです。ボードの情報もあります。

追加です。現在のAltera の OpenCLは、プロセッサがx86(古いですか?Intel のPC用のプロセッサ)対応だそうですが、SoC FPGA用のOpenCLも対応中だそうです。

もう一度追加。富士ソフトSoC FPGA にAndroid をポーティングしていました。記憶に間違いがなければ、オープンソースとして出す?そうです(間違っていたらごめんなさい)。グラフィックエンジン(1部かな?)はハードウェアにオフロードしてあるそうです。GPUじゃないとのことです。Android に必要な機能だけを抜き出してFPGAに実装してあるとのことでした。このIPも評価版としてバイナリだけども出すそうです。バイナリと言うのは、SOFファイルなんでしょうか?バイナリなので、ネットリストではないと思います。デモを見て来ましたが、当然ながら描画機能をFPGAにオフロードしてあるほうが速かったです。

#セミナの資料は、全くもらっていないので、記憶に頼っているため不正確な場合があります。ご了承下さい。また、間違っていたら、コメントでご指摘下さい。よろしくお願い致します。
  1. 2013年05月16日 05:34 |
  2. その他のFPGAの話題
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2465-2652df3d
この記事にトラックバックする(FC2ブログユーザー)