FC2カウンター FPGAの部屋 AXI4 Slave インターフェースのメモリ・シミュレーション用 IP の作製1
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI4 Slave インターフェースのメモリ・シミュレーション用 IP の作製1

AXI VDMAのレジスタ設定用AXI Lite Master IPの作製4(XPSへAdd IP)”で、AXI VDMAのレジスタ設定用のIPが出来た。

最後の図で、AXI VDMAをシミュレーションするために何が足りないかというと、メモリのシミュレーション・モデルということになる。
AXI_Lite_Master_6_130623.png

上の図で、axi_vdma_0 の M_AXI_MM2S と M_AXI_S2MM に接続できるAXI4 Slave インターフェースのメモリ・モデルが必要となる。

現在、AXI4 Slave インターフェースのメモリ・モデルは、殆どできていて、メモリ・モデルのシミュレーションの準備を進めている。AXI4 Master 簡易BFMとOVLチェッカーを使用する。(AXI4 Slave IPに関しては、”AXI4 Slave IPの作製”を参照のこと)
  1. 2013年06月27日 05:17 |
  2. ZedBoard
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2505-9098ef47
この記事にトラックバックする(FC2ブログユーザー)