FC2カウンター FPGAの部屋 インプリメントとシミュレーションでのRAM及びROMの初期値
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

インプリメントとシミュレーションでのRAM及びROMの初期値

今回のプロジェクトでは、AXI VDMAのレジスタを設定するコントローラ (reg_set_axi_lite_master.v) で、AXI VDMAのアドレスと設定値を保存しておくテキストファイル vdma_reg_set.txt の値を使用して、AXI4 Lite Masterアクセスを行う予定だ。
vdma_reg_set.txtは、reg_set_axi_lite_master.vと同じフォルダに置いてある。(”AXI VDMAのレジスタ設定用AXI Lite Master IPの作製2(シミュレーション)”参照)
VDMA_test_10_130712.png

この状態でVDMA_testプロジェクト全体をインプリメントすると、BRAMに初期値が入る。
VDMA_test_11_130712.png

このまま、ISimでシミュレーションを行うと、rom の初期値は入っていない。
VDMA_test_12_130712.png

プロジェクトのトップフォルダに vdma_reg_set.txt を置いた。
VDMA_test_13_130712.png

シミュレーションを行ったところ、rom に初期値がロードされた。
VDMA_test_14_130712.png

ISimの場合、BRAMの初期値ファイルはプロジェクトのトップフォルダに置く必要があり、インプリメントの時には、初期値ファイルを呼んでいるVerilog HDLファイル (reg_set_axi_lite_master.v) と同じフォルダに置く必要がある。これは、あくまでデフォルトの状態であり、オプションでフォルダをできるのかもしれないが、気をつけておく必要があると思う。
  1. 2013年07月12日 05:04 |
  2. Xilinx ISEについて
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2520-184631c6
この記事にトラックバックする(FC2ブログユーザー)