FC2カウンター FPGAの部屋 AXI VDMAのシミュレーション6(reg_set_axi_lite_master のバグ)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI VDMAのシミュレーション6(reg_set_axi_lite_master のバグ)

AXI VDMAのシミュレーション5(こんどこそシミュレーション)”の続き。

最初に、AXI VDMAの設定レジスタに設定値を入れる必要がある。それにはどうするかというと、reg_set_axi_lite_master IPの vdma_reg_set.txt に設定するレジスタのアドレスと設定データを書いて、AXI VDMAの設定レジスタに書き込む必要がある。(詳しくは、”AXI VDMAのレジスタ設定用AXI Lite Master IPの作製2(シミュレーション)”を参照)

reg_set_axi_lite_master IPの AXI VDMAの設定レジスタに設定値を入れるために、AXI Master Lite で AXI Interconnect に書いている部分のシミュレーション波形を下に示す。
VDMA_test_15_130714.png

ピンクの四角で囲った、AXI Write のアドレス・チャネルとデータ・チャネルの転送が終了した後のレスポンス・チャネルの応答が黄色の四角で囲った部分になる。だいぶ間が離れてしまっている。レスポンス・チャネルの応答が完了する前に、その次の AXI Write のアドレス・チャネルとデータ・チャネルの転送を行なっている。複数の転送を行えるようになっていないので、バグということになる。

レスポンス・チャネルの応答が完了するまで、アドレス・チャネルとデータ・チャネルの転送をWaitするようにHDLを変更した。(なお、カスタムIPのHDLソースを変更した場合は、XPSプロジェクトでネットリストを削除して、ネットリストを再度生成してからISimでコンパイルしないと変更が反映されない。時間がかかるので、単体で十分にテストしたほうが幸せである)
VDMA_test_16_130714.png

reg_set_axi_lite_master IPは、問題無いだろうと思う。
  1. 2013年07月14日 19:58 |
  2. IP
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2522-35565762
この記事にトラックバックする(FC2ブログユーザー)