FC2カウンター FPGAの部屋 Vivado IP Integrator のチュートリアル(Lab1)1(Vivado プロジェクトの生成)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado IP Integrator のチュートリアル(Lab1)1(Vivado プロジェクトの生成)

Vivado IP Integrator のチュートリアルをやってみたいと思う。
参照するチュートリアルは、”Vivado Design Suite Tutorial: Embedded Processor HardwareDesignUG940 (v 2013.2) June 19, 2013”だ。
日本語の”Vivado Design Suite ユーザーガイド IPを使用した設計 UG896 (v2013.1) 2013 年 3 月 20 日”もとっても参考になるが、Zynqのチュートリアルである前者のチュートリアルをやってみたいと思う。
とりあえず、チュートリアル中の”Lab 1: Programming a Zynq-7000 Processor ”をやってみる。ZC702のチュートリアルだが、ZedBoardに変換してみたいと思う。

Lab1では、Zynq-7000の ARMプロセッサ (PS) とAXIインターコネクト経由で、GPIOとAXI BRAM Controller を使うそうだ。
使用するのは、Vivado 2013.2

1.Vivado 2013.2 を立ち上げる。

2.Create New Projectをクリックした。
Vivado_IP_Integrator_1_130718.png

3.Next > をクリックした。
Vivado_IP_Integrator_2_130718.png

4.プロジェクト名を入力して、Next > をクリックした。
Vivado_IP_Integrator_3_130718.png

5.Project Type ダイアログで、RTL Projectのラジオボタンがクリックされていることを確認して、Next > をクリックした。
Vivado_IP_Integrator_4_130719.png

6.Add Sources ダイアログで、Target language をVHDLに変更して、Next > をクリックした。
Vivado_IP_Integrator_5_130719.png

7.Add Existing IP ダイアログで、入れるものが無いので、Next > をクリックした。
Vivado_IP_Integrator_6_130719.png

8.Add Constraints ダイアログでも、入れるものが無いので、Next > をクリックした。
Vivado_IP_Integrator_7_130719.png

9.Default Part ダイアログで、Specify でBoard を選択して、下のリストからZedBoard を選択した。Next > をクリックした。
Vivado_IP_Integrator_8_130719.png

10.New Project Summary ダイアログが表示された。Finish をクリックした。
Vivado_IP_Integrator_9_130719.png

11.Vivado が立ち上がった。
Vivado_IP_Integrator_10_130719.png

Vivado IP Integrator のチュートリアル(Lab1)2(IP Integrator デザインの生成1)”に続く。

(2013/07/23:ZedBoard の選択をミスっていたので、全面的に修正した)
  1. 2013年07月18日 05:36 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2526-4ac05124
この記事にトラックバックする(FC2ブログユーザー)