FC2カウンター FPGAの部屋 Vivado チュートリアル Designing with IP Lab1 1(FIFOコアの生成)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado チュートリアル Designing with IP Lab1 1(FIFOコアの生成)

前に、Vivado IP Integrator のチュートリアルをやったが、今度は、Vivado Design Suite Tutorial Designing with IP UG939 (v 2013.2) June 26, 2013 をやっていこうと思う。カスタムIPの作り方も書いてあると思う。

まずは、Lab1 からやってみたい。

注:ライセンスの懸念からデザインファイルを使用していない。ブログを読んでいる方は、Xilinxのダウンロードサイトから ug939-design-files.zip をダウンロードしてやられたほうが良いと思う。

Lab 1: Designing with the IP Catalog

Step 1: Opening the Project

1.Vivado を立ち上げた。

2.Open Example Project から Wave (HDL) を選択した。
UG939_1_130731.png

3.Wave のプロジェクトが立ち上がった。Project is Read-Only というダイアログが出ている。OKボタンをクリックした。
UG939_2_130731.png

4.File メニューから Save Project As... を選択した。
UG939_3_130801.png

5.Save Project As ダイアログが出てくるので、適当なところにセーブした。
UG939_4_130801.png

6.これで、通常のセーブできるプロジェクトになったので、チュートリアルを進める事ができる。
UG939_5_130801.png

Step 2: Customizing the FIFO Generator

最初に、Example Project には、これから生成する char_fifo が入っているので、一旦、char_fifo を削除します。

・Source ウインドウの IP Sources をクリックして、char_fifo をクリック。右クリックメニューから Remove File from Project... を選択した。
UG939_7_2_130801.png

・Remove Sources ダイアログが出るので、Also delete the project local file/directory from disk にチェックを入れて、OKボタンをクリックした。
UG939_7_3_130801.png

・char_fifo が消去できた。
UG939_7_4_130801.png


7.Project Navigator ウインドウの Flow Navigator から IP Catalog を選択した。
UG939_6_130801.png

8.Vivado 上に IP Catalog が表示された。
UG939_7_130801.png

9.Search ボックスに fifo と入力した。fifo のキーワードの付いたIPが選択された。

10.Memories & Storage Elements -> FIFOs から FIFO Generator を選択した。
UG939_8_130801.png

11.右クリックメニューから Customize IP... を選択した。
UG939_9_130801.png

12.Customize IP ダイアログが開いた。
UG939_10_130801.png

13.左上の、Show disable ports にチェックを入れると、IPで使用可能なすべてのポートが表示された。
UG939_11_130801.png

14.マウスの左ボタンのドラックで拡大することができる。
UG939_12_130801.png

15.拡大後。
UG939_13_130801.png

16.Show disable ports のチェックを外すと元に戻る。

17.Documentaion をクリックすると、Product Guide などを見ることができる。
UG939_14_130801.png

18.IP Location をクリックすると、IPのフォルダのいちが表示される。
UG939_15_130801.png

19.Switch to Defaults をクリックすると、デフォルト設定に戻すことができる。
UG939_16_130801.png

20.実際に、Switch to Defaults をクリックするとダイアログが出てくる。
UG939_17_130801.png

21.Component Name に、char_fifo を入れて、Interface Type は Native に、Fifo Implementaion を Independent Clocks Block RAM とした。
UG939_18_130801.png

22.結果。
UG939_19_130801.png

23.Native Ports をクリックして、Read Mode で First Word Fall Through のラジオボタンをクリックした。

24.Data Port Parameters でWrite Width に 8 をセットした。

25.Read Width をクリックすると、8 に自動変更された。
UG939_20_130801.png

26.Status Flags タブをクリックした。
UG939_21_130801.png

27.Data Counts タブをクリックした。
UG939_22_130801.png

28.Summary タブをクリックした。OKボタンをクリックした。
UG939_23_130801.png

29.Generate Output Products ダイアログが開いた。Generate ボタンをクリックした。
UG939_24_130801.png

30.TCLスクリプトで、IPのカスタマイズやIPのデザインへの付加が行われているようだ。下で、Tcl commands タブをクリックするとTCLスクリプトの実行の様子が見える。

・create_ip コマンドは、IPを現在のプロジェクトに付加する。

・set_property コマンドは、ダイアログで設定したいろいろなコンフィギュレーションのオプションを定義する。

・generate_target コマンドは、IPコアを生成する。
UG939_25_130801.png

Vivado チュートリアル Designing with IP Lab1 1(FIFOコアの構成)”に続く。
  1. 2013年07月31日 05:30 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2542-359b1bd3
この記事にトラックバックする(FC2ブログユーザー)