FC2カウンター FPGAの部屋 Vivado チュートリアル Designing with IP Lab2 2(IP Project)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado チュートリアル Designing with IP Lab2 2(IP Project)

Vivado チュートリアル Designing with IP Lab2 1(IP Project の生成)”の続き。

Step 3: Using Third Party Simulators

ModelSim/QuestaSim でのシミュレーションのやり方なので飛ばします。

Step 4: Generating a Netlist for IP

24.char_fifo を Sources ウインドウで選択し、右クリックメニューから Generate Output Products を選択する。
UG939_45_130804.png

25.Generate Output Products ダイアログが開いた。Generate Synthesized Design Checkpoint (.dcp)にチェックを入れて、Generate ボタンをクリックした。
UG939_46_130804.png

26.synth_design が始まった。
UG939_47_130804.png

27.synth_design が完了した。
UG939_48_130804.png

28.char_fifo フォルダに以下のファイルが増えていた。char_fifo.dcp、char_fifo_synplify.vho、char_fifo_synplify_stub.v
UG939_49_130804.png

29.Search に ethernet と入力してIPを検索して、AXI EthernetLite をダブルクリックして、カスタマイズする。(Tri Mode Ethernet MAC は Purchase なので、IPを購入しないと使用できなかった)
UG939_50_130804.png

30.AXI EthernetLite のカスタマイズ・ダイアログが開いた。AXI Protocol をAXI4 にして、OKボタンをクリックした。
UG939_51_130804.png

31.Generate Output Products ダイアログが開いた。Generate Synthesized Design Checkpoint (.dcp)にチェックを入れて、Generate ボタンをクリックした。
UG939_52_130804.png

32.AXI EthernetLite がプロジェクトに入った。
UG939_53_130804.png

33.C:\Users\Masaaki\Documents\Vivado\Zynq\UG939\lab2\my_lp に axi_ethernetlite_0 フォルダが増えた。
UG939_54_130804.png

34.axi_ethernetlite_0 フォルダの内容。
UG939_55_130804.png

Step 5: Writing a Simulation Netlist

35. char_fifo_synth_1 を右クリックして、右クリックメニューから、Open Synthesized Design を選択した。
UG939_56_130804.png

36. char_fifo_synth_1 の Synthesized Design が開いた。
UG939_57_130804.png

37.Tcl Console で、下に示す2つのコマンドを入れて、Verilog と VHDL のネットリストを生成した。

write_verilog -mode funcsim /Users/Masaaki/Documents/Vivado/Zynq/UG939/lab2/my_lp/char_fifo/char_fifo_sim.v
write_vhdl -mode funcsim /Users/Masaaki/Documents/Vivado/Zynq/UG939/lab2/my_lp/char_fifo/char_fifo_sim.vhd


UG939_58_130804.png

38.char_fifo フォルダに、char_fifo_sim.v、char_fifo_sim.vhd ファイルが増えていた。
UG939_59_130804.png

・char_fifo_sim.v、char_fifo_sim.vhd どちらも、LUT4 や FDCE プリミティブなどを使ってあって、完全にネットリストの雰囲気だった。

Step 6: Using Third Party Synthesis Tools

Synopsys®Synplify Proでインプリメントするので飛ばします。
  1. 2013年08月04日 04:39 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2545-c62cf779
この記事にトラックバックする(FC2ブログユーザー)