FC2カウンター FPGAの部屋 Vivado HLSのExampleを試してみる2(シミュレーションと合成)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLSのExampleを試してみる2(シミュレーションと合成)

Vivado HLSのExampleを試してみる1(axi_lite の生成)”の続き。

良いマニュアルを見つけた。”Vivado Design Suite ユーザー ガイド 高位合成 UG902 (v2013.2) 2013 年 6 月 19 日”だ。これを参照しながら、Vivado HLSを試してみることにする。

Vivado Design Suite ユーザー ガイド 高位合成 UG902 (v2013.2) 2013 年 6 月 19 日”の31ページからを参照する。

1.Run C Simulation アイコンをクリックする。
Vivado_HLS_15_130824.png

2.C Simulation ダイアログが表示された。オプションを選択しない場合は、デバックモードでコンパイルされてCのシミュレーションが実行されるそうなので、そのままOKボタンをクリックした。
Vivado_HLS_16_130824.png

なお、これらのオプションの意味については、
Vivado Design Suite ユーザー ガイド 高位合成 UG902 (v2013.2) 2013 年 6 月 19 日”の33ページを参照のこと。

3.Cのシミュレーション結果がConsole に表示された。
Vivado_HLS_17_130824.png

4.2.で、Debug にチェックを入れてみた。OKボタンをクリックした。
Vivado_HLS_19_130824.png

5.デバック用のパースペクティブになって、デバックできるようだ。
Vivado_HLS_20_130824.png

6.Synthesis perspective アイコンをクリックして、もとのパースペクティブに戻す。
Vivado_HLS_21_130824.png

7.Run C Synthesis アイコンをクリックして、合成を行う。
Vivado_HLS_22_130824.png

8.合成レポートが表示された。左のExplorer の Solution1 には、Syn フォルダが増えていて、その下に、report, systemc, verilog, vhdl のサブフォルダが出来た。
Vivado_HLS_23_130824.png

9.8.のフォルダを開いてみると、VHDL、Verilog HDL、SystemCのファイルがあった。HDLファイルは読みやすい形に出力されている。
Vivado_HLS_24_130824.png

10.Analysis perspective アイコンをクリックする。
Vivado_HLS_25_130824.png

11.Analysis の画面が開く。Latency は 2クロックだが、Interval は3クロックだ。パイプラインされていない。
Vivado_HLS_26_130824.png

12.右の Perfomance-example の画面で、Operation の1つを右クリックして、右クリックメニューからGoto Source を選択する。
Vivado_HLS_27_130824.png

13.Cのソースの該当する部分が見える。
Vivado_HLS_28_130824.png

14.左下のペインでResource Profile タブをクリックすると、その階層でのリソース使用量を見ることができるそうだ。
右のペインのResource タブをクリックすると、使用された演算の制御ステートが示されされるそうだ。カーソルを持って行くとプロパティが表示された。
Vivado_HLS_29_130824.png

Vivado HLSのExampleを試してみる3(インターフェイス)”に続く。
  1. 2013年08月24日 05:47 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2564-34f6c2da
この記事にトラックバックする(FC2ブログユーザー)