FC2カウンター FPGAの部屋 Vivado HLS 2013.3 で作ったラプラシアン・フィルタAXI4 Master IPを使う2
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLS 2013.3 で作ったラプラシアン・フィルタAXI4 Master IPを使う2

”Vivado HLS 2013.3 で作ったラプラシアン・フィルタAXI4 Master IPを使う1”でVivado HLS 2013.3 でC言語から合成したIPが動かないということを書いた。今回は、予め入れておいたChipScope を使用して、ラプラシアン・フィルタAXI4 Master IPの2つのAXI4 Masterバスと1つのAXI4 Lite Slaveバスの波形を見てみた。

まずは、レジスタを設定するAXI4 Lite Slave から見ていこう。
まずはキャプチャされた全体を下に示す。
HLS_lap_fil_axim_43_131026.png

次は最初のWriteしている部分を見ていこう。
HLS_lap_fil_axim_44_131026.png

AXI4 Lite SlaveアクセスのWriteは以下の通り。

1.最初の5つのWriteは初期化
2.画像データのアドレス(0x19107000)
3.ラプラシアン・フィルタ用の画像データのアドレス(0x192DC000)
4.ap_startのWrite
3.2つのデータのvld


その後は、2ビット目の ap_done が立たないかどうかをポーリングしている。面白いのは、RDATAから 2回1、1回0が読めることだ。
HLS_lap_fil_axim_45_131026.png

次は、画像データが入っているCAM_FBのReadを見ていこう。
下に、1ライン分(800ワード、1ワード=4バイト)のReadアクセスを示す。
HLS_lap_fil_axim_46_131026.png

RDATAを見ると、いろいろなデータが読めているのがわかる。

最初のアドレス転送を引き伸ばしてみてみよう。
HLS_lap_fil_axim_47_131026.png

最初のトランザクションは、0x19107000番地から256ワードのバースト転送であることがわかる。0x19107000はAXI4 Lite Slave で書かれた画像データのスタートアドレスだ。

次に、ラプラシアン・フィルタを掛けた後のデータのWriteアクセスを見ていく。
HLS_lap_fil_axim_48_131026.png

WDATAを見ると、すべてのデータが0になっている。これはおかしい。

最初の部分を拡大すると、0x192DC000番地から256ワードのWriteのアドレス転送を行っている。これは、AXI4 Lite Slave で書かれたラプラシアン・フィルタ用の画像データのアドレスだ。
HLS_lap_fil_axim_49_131026.png

今まで見てきたように、Vivado HLS 2013.3 で生成されたラプラシアン・フィルタIPには2つの問題がある。

1.ap_doneが 1 にならない。
2.ラプラシアン・フィルタのWriteデータが全て 0 になっている。


とりあえず、シミュレーションがうまくいかないのと合わせて、まだバグがある感じがする?
  1. 2013年10月26日 05:49 |
  2. Co-design
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2630-916b9fbf
この記事にトラックバックする(FC2ブログユーザー)