FC2カウンター FPGAの部屋 AXI4 Master アクセスのラプラシアン・フィルタ IP8(インプリメント2、実機テスト)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI4 Master アクセスのラプラシアン・フィルタ IP8(インプリメント2、実機テスト)

AXI4 Master アクセスのラプラシアン・フィルタ IP7(インプリメント1)”の続き。

・XPSプロジェクトで、Generate Netlistが終了した。今度は、system_lap_filter_axim_0_wapper のLUT使用率が586になっていて良い感じだ。
axi4m_lap_filter_28_131129.png

・Poject Navigator に戻って、論理合成、インプリメント、ビットストリームの生成を行った。成功した。
axi4m_lap_filter_30_131130.png

・FPGA Editor を立ちあげて、lap_filter_axim_0 を見ると、lap_filter_axim_LiteS_if_Uがあった。これで一安心。
axi4m_lap_filter_29_131130.png

・SDKを立ちあげ、SDカードに入れるブートイメージを作製した。

・BOOT.bin をSDカードに入れて、Linuxをブート。

・lap_filte_axim のデバック・コンフィギュレーションを作って、デバック。(手順はかなり省略しています。詳しい手順は、”Vivado HLSで作ったラプラシアン・フィルタAXI4 Master IPを使う2”をどうぞ)

・まずは、ソフトコアで作ったラプラシアン・フィルタ・ソフトウェアを起動して実行した。(詳しくは、”ソフトウエアのプロファイリング4(ハードウェアと同じ方式)”をどうぞ)
axi4m_lap_filter_34_131130.jpg

・lap_filte_axim を実行するソフトウェアを実行すると、下の写真のようになった。
axi4m_lap_filter_35_131130.jpg

・画面の1/4しか、書き込んでいないみたいだ。ショック。。。

・ChipScope Pro を仕掛けておいたので、起動した。下に、WVAILD の立ち上がりでトリガを掛けた時の波形を示す。
axi4m_lap_filter_31_131130.png

・Write Address Channel を拡大してみた。なにかおかしい?
axi4m_lap_filter_32_131130.png

・Read Address Channel を拡大すると理由がわかった。Write Address Channel のアドレス増加ステップがデータバス幅 32/8 = 4 ではなくて、1 だ。
axi4m_lap_filter_33_131130.png

HDLコードの Writeアドレスの増加ステップがおかしかったので、修正を行った。
  1. 2013年11月30日 13:11 |
  2. Co-design
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2660-8edc4abf
この記事にトラックバックする(FC2ブログユーザー)