FC2カウンター FPGAの部屋 Vivado 2013.4 IP Integrator での[BD 41-237] Bus Interface property FREQ_HZ Error
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado 2013.4 IP Integrator での[BD 41-237] Bus Interface property FREQ_HZ Error

Vivado 2013.4のIP Integrator で、AXI VDMAのシミュレーションをしようとしている。AXI VDMAのシミュレーションは、当初 ISim で行ったが、最後までシミュレーションすることができずに断念した。次に、Questaでシミュレーションを行ったら、最後までシミュレーションすることができた。今度は、AXI VDMAのシミュレーションをVivado 2013.4のシミュレータでやってみようと思っている。そのため、IP Integrator でIPを接続しているが、ToolsメニューからValidate Design でエラーが出てしまった。
それは、

[BD 41-237] Bus Interface property FREQ_HZ does not match between /axi_vdma_0/S_AXIS_S2MM(100000000) and /mt9d111_inf_axi_stream_0/m_axis(18000000)

というエラーだった。
Vivado_2013_4_15_140108.png

mt9d111_inf_axi_staream_0 の s2mm_aclk 出力から、axi_vdma_0 の s_axis_s2mm_aclk に S_AXIS_S2MM つまり、AXI4 Streamバスのクロックを渡しているのだが、そのFREQ_HZが合わないというエラーだ。
mt9d111_inf_axi_staream_0 の s2mm_aclk 出力は、pclk入力のクロック入力がそのまま入っているので、pclkの外部ポートのクロック周波数設定の影響を受けてしまう。(CONFIG -> FREQ_HZ)
Vivado_2013_4_16_140108.png

axi_vdma_0 の s_axis_s2mm_aclk の Block Pin Properties の CONFIG -> FREQ_HZ は 100000000 でハイドされてしまって、設定を変更することができない。ここが変えられれば、一番良いのだが。。。
Vivado_2013_4_17_140108.png

関連するアンサーは、”AR# 56610 2013.2 Vivado IP インテグレーター - 「ERROR [BD 41-237] Bus Interface property FREQ_HZ does not match between /mig_7series/S_AXI() and interconnect_1/s00_couplers/M_AXI()」というエラー メッセージが表示される”しかないようだが、これは外部ポートの話のようだ。

仕方が無いので、mt9d111_inf_axi_staream_0 の pclk入力の外部ポートの CONFIG -> FREQ_HZ を 100000000 に設定変更した。
Vivado_2013_4_18_140108.png

Validation successful したが、エラーは出ているのはなぜだ?
Vivado_2013_4_19_140108.png

エラーの内容を下に示す。

[BD 41-1275] set port parameter, Invalid long/float value '' specified for parameter 'Freq Hz(FREQ_HZ)' for BD Interface 'mt9d111_pclk'.

  1. 2014年01月08日 04:58 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2708-b200d33b
この記事にトラックバックする(FC2ブログユーザー)