FC2カウンター FPGAの部屋 Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製4
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製4

Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製3”の続き。

・Address Editor タブをクリックした。

・processing_system7_0 の方はアドレスがマップされていて問題なかった。

・axi_vdma_0 の方は、Data_MM2Sの方はマップされていたが、Rangeを 256M に、Offset Address を 0x10000000 に変更した。

・Data_S2MMは Unmapped だったので、右クリックし、右クリックメニューから Assign Address を選択して、アドレスを一旦マップさせて、、Offset Address を 0x10000000 に変更した。
Cam_VDMA_51_140115.png

・ブロックデザインをセーブした。

・Design Sourecesから CamD_VDMA.bd を選択して、右クリックメニューから、Generate Output Products... を選択した。
Cam_VDMA_52_140115.png

・Generate Output Productsダイアログがでた。Generate ボタンをクリックした。
Cam_VDMA_53_140115.png

・DiagramのIPのいろんな生成ファイルを生成しているようだ。

・生成が終了した。CamD_VDMAの下にインスタンスしてあるIPが生成された。
Cam_VDMA_54_140115.png

・Hierarchyウインドウを UnDock してみた。
Cam_VDMA_55_140115.png

・HDL Wapper ファイルを生成する。Design Soures の CamD_VDMAを右クリックし、右クリックメニューから Create HDL Wrapper... を選択した。
Cam_VDMA_56_140115.png

・ Create HDL Wrapperダイアログが開いた。デフォルトのまま、OKボタンをクリックした。
Cam_VDMA_57_140115.png

・CamD_VDMA_wapper.v が生成された。
Cam_VDMA_58_140115.png

・Sourcesウインドウで、右クリックし、右クリックメニューから Add Sources... を選択した。
Cam_VDMA_59_140115.png

・Add Sourcesダイアログが表示された。Add or Create Constraints のラジオボタンにチェックが入っていることをカクンして、Next>ボタンをクリックした。
Cam_VDMA_60_140115.png

この辺りは、”Vivado Design Suite Tutorial Using Constraints UG945 (v2013.4) December 19, 2013”を参考にしている。

・Add Sourcesダイアログで、Specify constraint set の下向き三角をクリックして、Create Constraint Set... を選択した。
Cam_VDMA_61_140115.png

・Create Constraint Setのダイアログが開いた。constrs_camd を新規作成するので入力した。OKボタンをクリックした。
Cam_VDMA_62_140115.png

・Create File... ボタンをクリックした。
Cam_VDMA_63_140115.png

・Create Constrains Fileダイアログが開いた。File name に timing を入力して、OKボタンをクリックした。
Cam_VDMA_64_140115.png

・timing.xdc がリストに入った。Finishボタンをクリックした。
Cam_VDMA_65_140115.png

・Constraints -> constrs_camd -> timing.xdc が生成された。
Cam_VDMA_66_140115.png

・constrs_camd を右クリックし、右クリックメニューから Make Activce を選択した。
Cam_VDMA_67_140115.png

・アクティブ化されて太字になった。
Cam_VDMA_68_140115.png

・Flow Navigator -> Project Manager -> Synthesis -> Run Synthesis をクリックして、論理合成を開始した。
Cam_VDMA_69_140115.png

・論理合成が終了して、Synthesis Completed ダイアログが出た。これからは制約を作っていく。

・Open Synthesized Design のラジオボタンをクリックして、OKボタンをクリックした。
Cam_VDMA_70_140115.png

・Critical Messages ダイアログが表示された。
Cam_VDMA_71_140115.png

・Open Synthesized Design の画面になった。
Cam_VDMA_72_140116.png

Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製5(タイミング制約)”に続く。
  1. 2014年01月16日 04:03 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2714-aba50214
この記事にトラックバックする(FC2ブログユーザー)