FC2カウンター FPGAの部屋 ZYBO用キャラクタ・ディスプレイ・コントローラ1(VGAポート専用)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZYBO用キャラクタ・ディスプレイ・コントローラ1(VGAポート専用)

ZYBO用キャラクタ・ディスプレイ・コントローラ IPの単体テスト(VGAポート専用)”の続き。

前回、VGAポート専用のZYBO用キャラクタ・ディスプレイ・コントローラ IPの単体テストが終了した。
今回は、ISE14.7でプロジェクトを作製し、その中にXPSプロジェクトを作製する。更に、VGAポート専用のZYBO用キャラクタ・ディスプレイ・コントローラ IPをAdd IPして、キャラクタ・ディスプレイ・コントローラを作製する。

まずはISE14.7の Project Navigator プロジェクトから下に示す。
ZYBO_CDC_AXI_slave_20_140319.png

次に、XPSプロジェクトを下に示す。Zynqタブから。
ZYBO_CDC_AXI_slave_21_140319.png

AXI_GP0ポートを使用している。

Bus Interfaces タブの画面を下に示す。
ZYBO_CDC_AXI_slave_22_140319.png

VGAポート専用のZYBO用キャラクタ・ディスプレイ・コントローラ IPの cdc_vga_axi_slave_0 、クロック生成用の clock_generator_0、PSのリセットをアクティブ・ローからアクティブ・ハイに変えるための clkgen_reset_logic、clock_generator_0 の LOCKED をアクティブ・ハイの RESET信号に変えるための cdc_reset_logic が入っている。
clkgen_reset_logic と cdc_reset_logic はただの NOTだ。

Portsタブの画面を下に示す。
ZYBO_CDC_AXI_slave_23_140319.png

外部ポートに vga_blue, vga_green, vga_hsync, vga_red, vga_vsync が出ているのが見えると思う。

最後に、Addresses タブの内容を示す。
ZYBO_CDC_AXI_slave_24_140319.png

VGAポート専用のZYBO用キャラクタ・ディスプレイ・コントローラ IPの cdc_vga_axi_slave_0 は、0x7F000000 から 0x7F01FFFF の128kBytes に割り当てられている。(2014/03/19:変更)

次に、cdc_vga_axi_slave_0 をダブルクリックして立ちあげた時の、XPS Core Config ダイアログを示す。
ZYBO_CDC_AXI_slave_25_140319.png

SVGAに設定されている。

clock_generator_0 をダブルクリックして立ちあげた時の、XPS Core Config ダイアログを示す。
ZYBO_CDC_AXI_slave_26_140319.png

CLKOUT0が、40MHzに設定されているのがわかると思う。

これで、Project Navigator で、論理合成、インプリメント、ビットストリームの生成を行い、終了した。最初の画面は全部終了した状態だ。ハードウェアをエクスポートして、SDKを立ちあげた。

SDKで、cdc_testプロジェクトを作製して、ビットストリームをZYBOにダウンロードし、Run Configuration を作製して、ソフトウェアをRunした。

VGAポートに接続されたディスプレイにキャラクタが表示された。SVGA画面だった。
ZYBO_CDC_AXI_slave_30_140319.jpg
  1. 2014年03月19日 05:24 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2769-a5d034de
この記事にトラックバックする(FC2ブログユーザー)