FC2カウンター FPGAの部屋 VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ IP2(FIFOの生成)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ IP2(FIFOの生成)

VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ IP1(新規プロジェクトの生成)”の続き。Vivado 2014.1使用。

前回はプロジェクトを作るところまでだったが、今回はFIFOを生成する。

・Project Manager の IP Catalog をクリックして、IP Catalog を右のウインドウに出す。

・Memories & Storage Elements -> FIFOs -> FIFO Generator を展開してクリックする。
Vivado_ZYBO_CDC_axi_slave_11_140424.png

・Customize IPダイアログが開いた。

・Basic タブでの、Interface Type は Native で、Fifo Implementation は Common Clock Distributed RAM に設定した。
Vivado_ZYBO_CDC_axi_slave_12_140424.png

・次に、Native Ports タブをクリックした。Read Mode を First Word Fall Through に変更した。Data Port Parameters を 16ビット幅に設定した。
Vivado_ZYBO_CDC_axi_slave_13_140424.png

・Status Flags タブをクリックした。Optional Flags で、Almost Full Flag と Almost Empty Flag にチェックを入れた。

・Handshaking Options で、Overflow, Underflow Flag にチェックを入れて、Active High に設定した。
Vivado_ZYBO_CDC_axi_slave_14_140424.png

・Data Counts タブをクリックした。ここでは変更はない。
Vivado_ZYBO_CDC_axi_slave_15_140424.png

・Summary タブをクリックした。これで問題ないので、OKボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_16_140424.png

・Generate Output Products ダイアログで Generate ボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_17_140424.png

・FIFOが生成された。
Vivado_ZYBO_CDC_axi_slave_18_140424.png

VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ IP3(単体シミュレーション)”に続く。
  1. 2014年05月30日 04:23 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2828-710c7c32
この記事にトラックバックする(FC2ブログユーザー)