FC2カウンター FPGAの部屋 VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ8(インプリメント)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ8(インプリメント)

VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ7(配置制約の生成)”の続き。

前回は配置制約を生成した。次は、いよいよインプリメントを行う。

・Flow Navigator の Program and Debug -> Generate Bitstream をクリックして、インプリメントとビットストリームの生成を行う。
Vivado_ZYBO_CDC_axi_slave_169_140624.png

・Synthesis is Out-of-date ダイアログが表示された。Yesボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_170_140624.png

・ビットストリームの生成まで正常に終了した。Open Implemented Design ラジオボタンをクリックして、OKボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_171_140624.png

・Implemented Design が表示された。
Vivado_ZYBO_CDC_axi_slave_172_140624.png

結構、ロジックセルが分散しないで、まとまって配置されている。

比較するために、ISEで作ったZYBO用キャラクタ・ディスプレイ・コントローラのPlanAhead のデザインを下に示す。
Vivado_ZYBO_CDC_axi_slave_173_140624.png

こちらはロジックセルが、Vivado で生成したものに比べて散らばっているのがわかる。

・FF や LUT の使用率は 1% だった。
Vivado_ZYBO_CDC_axi_slave_174_140624.png

VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ9(SDK、実機テスト)”の続く。
  1. 2014年06月26日 04:30 |
  2. その他のFPGAの話題
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2852-23f1d8c2
この記事にトラックバックする(FC2ブログユーザー)