FC2カウンター FPGAの部屋 ZYBO用ビットマップ・ディスプレイ・コントローラの作製3(ブロック・デザイン3)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZYBO用ビットマップ・ディスプレイ・コントローラの作製3(ブロック・デザイン3)

ZYBO用ビットマップ・ディスプレイ・コントローラの作製2(ブロック・デザイン2)”の続き。

・Regenerate Layout(現在のレイアウトを破棄して再生成)アイコンをクリックした。クリック後の図を示す。
ZYBO_Bitmap_DispC_64_140728.png

・CTRL+Zキーで、一旦元の配置に戻してから、Optimize Routing(既存の配置を維持したまま配線を最適化)アイコンをクリックした。クリック後の図を示す。
ZYBO_Bitmap_DispC_65_140728.png

・結局、手動でIPの配置を変えて、下の図のようになった。(2014/11/02:変更 Constant IPを追加し、hdmi_out_en ポートを追加した。ZYBOのHDMIポートは入力、出力両方出来るため、出力に固定する必要がある。Constant IPの出力は1固定)
ZYBO_Bitmap_DispC_66_140728.png

・Address Editor タブをクリックした。アドレスマップが表示された。
ZYBO_Bitmap_DispC_66_1_140729.png

Block Design をTcl スクリプト化出来る(とあるエンジニアの備忘logさん)ということなので、やってみたい。

・Fileメニューから Export -> Export Block Desgin... を選択した。
ZYBO_Bitmap_DispC_67_140728.png

・Export Block Design ダイアログが表示された。tcl ファイルの名前を決定するようだ。デフォルトでOKボタンをクリックした。
ZYBO_Bitmap_DispC_68_140728.png

・V_ZYBO_BMDC.tcl ファイルが出力された。
ZYBO_Bitmap_DispC_68_1_140729.png

・bitmap_disp_cntrler_axi_master_v1_0 をダブル・クリックしてみたところ、Resolution に、各種解像度が設定できるのを確認できた。とりあえずは、SVGAを選択した。
ZYBO_Bitmap_DispC_69_140728.png

・Validate Design アイコンをクリックして、エラーが無いかどうかチェックしたが、エラーは無かった。
ZYBO_Bitmap_DispC_70_140728.png

ZYBO用ビットマップ・ディスプレイ・コントローラの作製4(デバック、論理合成)”に続く。
  1. 2014年07月30日 05:19 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2888-e1c45fd8
この記事にトラックバックする(FC2ブログユーザー)