FC2カウンター FPGAの部屋 ZYBO用カメラ・インターフェースIPの作製1(シミュレーション)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZYBO用カメラ・インターフェースIPの作製1(シミュレーション)

ZYBO用カメラ表示回路の作製1(準備編)”で、ZedBoard 用のカメラ・インターフェース・ボードとカメラ(MT9D111)を使うことにした。
今回は、カメラ・インターフェースIPを作成する、と言うか、ZedBoard用がそのまま使えるはずなので、それをコピーしてVivado 2014.2 のIPとして作製する。但し、pixel_fifo はVivado で作り直す。

・ZYBO用の Vivado 2014.2 のプロジェクトを作製し、ZedBoard用のカメラ・インターフェース用HDLを移植した。まだ、pixel_fifo は生成していない。
ZYBO_Cam_Disp_2_140816.png

・Project Manager から IP Catalog をクリックする。

・IP Catalog タブの Memories & Storage Elements -> FIFOs -> FIFO Generators をダブル・クリックする。
ZYBO_Cam_Disp_3_140816.png

・FIFO Generator ダイアログが立ち上がる。Basicタブの内容を示す。
 ・Independent Clocks Block RAMを選択した。
 ・Interface Type は Native のまま。
ZYBO_Cam_Disp_4_140816.png

・Native Ports の内容。
 ・Read Mode を First Word Fall Through に変更。
 ・Data Port Parameters -> Write Width を 64 に変更。
 ・Data Port Parameters -> Write Depth を 512 にへ変更。
ZYBO_Cam_Disp_5_140816.png

・Status Flags の内容。
 ・Optional Flags の Almost Full Flag と Almost Empty Flag をチェック。
 ・Overflow と UnderFlow Flag をチェック。
ZYBO_Cam_Disp_6_140816.png

・Data Counts タブの内容。
 ・Read Data Count (Synchronized with Read Clk) にチェックを入れて、Read Data Count Width を 9 に設定する。 More Accurate Data Counts にチェックを入れる。Read Data Count Width を 10 に設定する。(2014/08/24:修正)
ZYBO_Cam_Disp_7_140816.png

・Summary タブの内容。
ZYBO_Cam_Disp_8_140816.png

・OKボタンをクリックすると、Generate Output Products ダイアログが出てきた。Generate ボタンをクリックした。
ZYBO_Cam_Disp_9_140816.png

・pixel_fifo IP が生成された。
ZYBO_Cam_Disp_10_140816.png

・Behavioral Simulation を行った。波形的には問題ないようだ。
ZYBO_Cam_Disp_11_140816.png
  1. 2014年08月16日 12:28 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2903-05f67bca
この記事にトラックバックする(FC2ブログユーザー)