FC2カウンター FPGAの部屋 Synthesijerを試してみる4(実機でテスト)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Synthesijerを試してみる4(実機でテスト)

Test.java の上の Top.java があることがわかった。SoureForge の quickstart に一式があった。これを使用して、今回は実機で動作させてみようと思う。
使用するFPGAボードはZYBO だ。思えば、ZYBO はPLだけ、つまりFPGA部分だけで動作させたことがない。つまり、いつもハードウェアをエクスポートして、SDKでPL部をコンフィギュレーションしていた。今回はPSのクロックをあてに出来ないので、PL部へ外部から供給されたクロックを使用する。ZYBOには、イーサーネットのPHYから供給されている125MHzのクロックがあるので、これを使用する。
reset 入力はBTN0 を使用して、flag_return はLED1 を使用する。

java ファイルは、make.bat を作って、VHDL と Verilog HDL へ変換した。make.bat を示す。

java -cp C:\Users\Masaaki\Documents\Synthesijer\synthesijer-20141211.jar synthesijer.Main --vhdl --verilog^
                   Test.java ^
                   Top.java


ZYBO用のVivado プロジェクトを作製した。quickstart にあった sim.vhd もVivado プロジェクトに入れた。シミュレーションもしてみたが、やはり、5000001 カウントは遠い。なかなかflag_return が変化しないので、止めた。

論理合成、インプリメント、ビットストリームの生成を行った。
その際に、Test.xdc ファイルを作製した。Test.xdc ファイルを下に示す。

set_property PACKAGE_PIN L16 [get_ports clk]
set_property IOSTANDARD LVCMOS33 [get_ports clk]
set_property PACKAGE_PIN R18 [get_ports reset]
set_property IOSTANDARD LVCMOS33 [get_ports reset]
set_property PACKAGE_PIN M14 [get_ports flag_return]
set_property IOSTANDARD LVCMOS33 [get_ports flag_return]


ここからが初めて使用するVivado の機能(Vivado Logic Simulator では使用しているが、それを使用しないで、FPGAのコンフィギュレーションのみは、今回初めて)なのだが、Flow Navigator から Open Target をクリックして、Program Deviceをクリックしたら問題なくZynq のPL のみのコンフィギュレーションが成功した。
Synthesijer_8_141220.png

LED0 も正常に点滅している。点滅周波数は、

125MHz / (5000001カウント * 7クロック * 2状態) ≒ 1.8 Hz

となるはずだ。

10秒間のLED0 の点滅回数を数えてみると、16回となった。少しズレが大きい気もするがだいたい合っている気がする。
  1. 2014年12月21日 05:44 |
  2. Synthesijer
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/3015-c92086f0
この記事にトラックバックする(FC2ブログユーザー)