FC2カウンター FPGAの部屋 Vivado HLS 2014.4 で合成したラプラシアンフィルタIPの高速化3(PIPELINEディレクティブを実機テスト)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLS 2014.4 で合成したラプラシアンフィルタIPの高速化3(PIPELINEディレクティブを実機テスト)

Vivado HLS 2014.4 で合成したラプラシアンフィルタIPの高速化2(PIPELINEディレクティブ)”の続き。

前回、PIPELINEディレクティブを入れて、高位合成したラプラシアンフィルタIP をシミュレーション用のVivado 2014.4 プロジェクトに入れてシミュレーションを行ったところ、速度が 30% 程度改善した。
今回は、ZYBOでラプラシアンフィルタIP をテストして、実際にどのくらい速度が改善したか?を検証してみた。

V_ZYBO_CAMD143 プロジェクト(Vivado 2014.4のプロジェクトに変換済み)を使用して、ラプラシアンフィルタIP をPIPELINEディレクティブを入れて、高位合成したラプラシアンフィルタIP に書き換えた。

IP Status がレポートされて、ラプラシアンフィルタIP を更新したところだ。
lap_filter_axim_0 が変更されているというレポートが出ているが、すでに更新したので、表示を更新するためにRerun をクリックした。
lap_fil_hls_14_4_45_150324.png

ラプラシアンフィルタIP が更新された。
lap_fil_hls_14_4_46_150324.png

論理合成、インプリメント、ビットストリームの生成を行った。成功した。
lap_fil_hls_14_4_47_150324.png

ハードウェアをエクスポートして、SDKが立ち上がり、リビルドが自動的に行われた。
lap_fil_hls_14_4_48_150324.png

BOOT.bin の生成を行った。
lap_fil_hls_14_4_49_150324.png

出来上がったBOOT.bin をMicro SDカードに書いて、ZYBO のスロットに挿入して電源をONした。

SSH からログインして、最初にラプラシアンフィルタ全体の処理時間を計測したところ、約 71.4 ms だった。
次に、ラプラシアンフィルタ処理時間のみを計測してみたところ、約 60.0 ms だった。
lap_fil_hls_14_4_50_150324.png

高速化無しの状態でのラプラシアンフィルタ処理時間は、全体経過時間で約 95.4 ms、ラプラシアンフィルタ処理時間のみでは、約 80 ms だったので、約 1.33倍に高速化された。

ちなみに、完全にソフトウェアでラプラシアンフィルタ処理を行った場合は、約 455.7 ms だったので、Vivado HLS 2014.4 でラプラシアンフィルタ処理を行った場合の約 71.1 ms に比べると、6.41倍に高速化された。
lap_fil_hls_14_4_51_150324.png
  1. 2015年03月27日 04:14 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/3106-5184d775
この記事にトラックバックする(FC2ブログユーザー)