FC2カウンター FPGAの部屋 Vivado HLS 2014.4 で合成したラプラシアンフィルタIPの高速化16(性能が最大になる設定を探る8、追加2)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLS 2014.4 で合成したラプラシアンフィルタIPの高速化16(性能が最大になる設定を探る8、追加2)

Vivado HLS 2014.4 で合成したラプラシアンフィルタIPの高速化15(性能が最大になる設定を探る8、追加1)”の続き。

前回は、コメント欄でラプラシアンフィルタのCソースコード例を示してくれたおるさんのコードを元に、tu1987さんが書いてくれたC++ソースコードをVivado HLS 2014.4 で高位合成し、IP化して、シミュレーションを行った。
今回は、インプリメントを行い、ZYBOでテストする。

前回、IP化したラプラシアンフィルタIP をV_ZYBO_CAMDfL_tu_2フォルダのV_ZYBO_CAMDfL143 プロジェクトのラプラシアンフィルタIP と入れ替えて、論理合成、インプリメント、ビットストリームの生成を行った。
lap_fil_hls_14_4_132_150420.png

タイミングエラーが出ている。Summary をすべて表示する。
lap_fil_hls_14_4_133_150420.png

FF と LUT は増えているが、DSP48Eが同じなのはなぜだろう?

タイミングエラーが出ているが、ZYBOで確認してみよう。
ハードウェアをエクスポートして、SDKを立ちあげ、BOOT.binを作製した。
BOOT.bin を Ubuntu の書かれた Micro SDカードにコピーして、ZYBOに挿入し電源ON。
lap_fil_1shot コマンドを実行して、ラプラシアンフィルタの処理時間を計測した。
lap_fil_hls_14_4_134_150420.png

その結果、ラプラシアンフィルタ全体の処理時間は 30.5 ms 、ラプラシアンフィルタのみの処理時間は 15.3 ms となった。タイミングエラーは出ているが、初めて、60 fps の 16.7 ms を上回った。
  1. 2015年04月21日 04:08 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/3124-337effb9
この記事にトラックバックする(FC2ブログユーザー)