FC2カウンター FPGAの部屋 ステレオカメラによる距離測定テスト4(StereoCamTestブロックデザインの完成)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ステレオカメラによる距離測定テスト4(StereoCamTestブロックデザインの完成)

ステレオカメラによる距離測定テスト3(camera_interface 階層の生成)”の続き。

前回は、ZYBO_1_XGA_test ブロックデザインを tcl スクリプトにエクスポートして、その tcl コマンドを編集して camera_interface 階層を生成した。
今回は、StereoCamTest ブロックデザインを完成させる。

まずは、Run Connection Automation をクリックして、camera_interface 階層のAXI4 バスを接続する。

Run Connection Automation ダイアログで、camera_interface のチェックボックスをチェックして、camera_interface のすべてのAXI4 バスを接続した。
StereoCamTest_28_160115.png

ダイアログが出た。すでにつないであったということだろうか?
StereoCamTest_29_160115.png

camera_interface 階層のAXI4 バスが接続された。
StereoCamTest_30_160115.png

次にDVI (HDMI) 入力関連のIP を階層にしようと思う。

HDMI 入力に関連する IP をすべて選択して、右クリックメニューから Create Hierachy... を選択した。
StereoCamTest_31_160115.png

Cell name に dvi_input と名前を付けて、OKボタンをクリックした。
StereoCamTest_32_160115.png

dvi_input 階層ができた。
StereoCamTest_33_160115.png

dvi_input 階層を示す。
StereoCamTest_34_160115.png

PS の FCLK_CLK1 をカメラ用クロックの 36 MHz に設定した。
StereoCamTest_38_160115.png 

PS の FCLK_CLK1 を camera_interface 階層の pclk_from_pll に接続した。

camera_interface 階層のカメラのI/O ポートを Make External で接続した。これで完成のはず。。。
StereoCamTest_35_160115.png

Validate Design ボタンをクリックして、ブロックデザインを検証したが問題なかった。
StereoCamTest_36_160115.png

最後に Address Editor の内容を貼っておく。
StereoCamTest_37_160115.png
  1. 2016年01月15日 04:49 |
  2. ステレオカメラによる画像解析
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/3368-aa6da2cf
この記事にトラックバックする(FC2ブログユーザー)