FC2カウンター FPGAの部屋 ISEのプロパティを変更してFPGAの性能を変える
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ISEのプロパティを変更してFPGAの性能を変える

さて、もう1つわかっていないようだったのはISEのXSTやImplement Designのプロパティを変更してFPGAの性能を変えられる(見かけだけでも)ということだ。
やってみる前に"ISEのProperty display levelについて”を読んでProperty display levelをAdvancedにしてほしい。
そうしたらまずはXSTのプロパティの設定について見てみよう。最初にProcessesペインのSyntyesize-XSTを右クリックすると。Properties...の項目が出てくるのでそれを選択する。
ISE_properties_1_061123.png

Process Propertiesダイアログが出てくる。Synthesis OptionsのCategoryの中にOptimization GoalというProperty Nameがある。そのValueはプルダウンメニューでSpeedとAreaに設定することが出来る。Speedにすればスピード重視、Areaにすればデザインが占有する領域が少なくなるように論理合成する。
同様にOptimization EffortというProperty Nameがある。このValueはNormalとHighと設定することが出来る。Normalは論理合成に時間はかからないがそこそこの性能、Highは論理合成に時間はかかるが性能はNormalよりも良くなるということだ。(必ずしもそうならないこともあるが。。。)
ISE_properties_2_061123.png

Implement Designのプロパティを見てみよう。もうわかると思うがImplement Designを右クリックしてProperties...を選択する。Process Propertiesダイアログが開く。CategoryからMap Propertiesを選択するとOptimization Strategy(Cover Mode)がある。これはArea, Speed, Blance, Offに設定できる。意味は前と大体同じでAreaを優先してLUT数を少なくするか、Speedを優先してLUT数を増やすか、それともバランスが取れたのが良いか?それともオプティマイズをオフするかを選ぶ。
ISE_properties_3_061123.png

次に同じダイアログのCategoryからPlace & Route Propertiesを選択する。Place & Route Effort Level(Overall)はStandard, Medium, Highの3つがある。エフォートレベルを上げると性能は増すがコンパイル時間が長くかかる。もう1つはStarting Placer Cost Table (1-100)はコストテーブルを変更する。コストテーブルはいろいろな重み付けを変更するようだが、この値を変更するとインプリメント結果が変わる。
ISE_properties_4_061123.png

コストテープルによってインプリメント結果が変わるのでコストテーブルを変更して複数回インプリメントを実行するのがMulti Pass Place and Routeだ。これは以前"Multi Pass Place & Route"の使用方法"として書いたが、バージョンが変更になって場所が変わってしまった。今のバージョンでは先ほどのCategoryがPlace & Route Propertiesの1番最初のPlace And Route Modeをプルダウンメニューで変更しMulti Pass Place & Routeを選択することが出来る。これを選択するとNumber of PAR Iteration (0-100), Number of Results to Save (0-100), Save Results in Directory (dir will appended)を入力することが出来るようになる。

LED点灯やLCD表示、キー操作などは動作周波数は低くても良いのでエフォートレベルはどうでも良いが、周波数の高いDDR SDRAM回路、セットアップ時間のきついPCI66MHzなどはエフォートレベルを最高にしても厳しいことがある。その場合にはフロアプランナーで個別にクリティカルパスをつぶすか、もぐらたたきになる時にはデザインを修正するといった努力が必要になると思われる。
  1. 2006年11月23日 10:39 |
  2. Xilinx ISEについて
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/356-a0506827
この記事にトラックバックする(FC2ブログユーザー)