FC2カウンター FPGAの部屋 Xilinx reVISION、xfOpenCV のExampleをやってみた3(of2のVivadoプロジェクト)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Xilinx reVISION、xfOpenCV のExampleをやってみた3(of2のVivadoプロジェクト)

Xilinx reVISION、xfOpenCV のExampleをやってみた1(of2)”の続き。

前回は、of2 のVivado HLS のプロジェクトを見ていった。今回は of2 のVivado プロジェクトについて見ていこう。

さて、SDx (SDSoC) のVivado プロジェクトは、workspace/of2/Release/_sds/p0/_vpl/ipi にあるようだ。
revision_xfopencv_32_171025.png

その中のipimpl, ipiprj, zcu102_rv_ss に .xpr ファイルがある。
まずは、ipimpl.xpr を開いてみよう。
revision_xfopencv_33_171025.png

updated_full_design.dcp ファイルがある。
.dcp ファイルは配置配線データを保存するのに物理デザインデータベースを保存しておくファイルだそうだ。(Vivado Design Suite
ユーザー ガイド インプリ メンテーシ ョ ン UG904 (v2012.2) 2012 年 8 月 20 日
の10ページから)
これは関係なさそうなので、次にいこう。

次は、zcu102_rv_ss.xpr を開いてみよう。
revision_xfopencv_34_171025.png

これは通常のボード・ファイルを用いたVivado のプロジェクトのようだ。
ブロック・デザインを開いてみた。
revision_xfopencv_35_171025.png

ここには、Vivado HLS で生成されたIP が無いようだ。
zcu102 用のハードウェア・プラットフォームなのかな?

次に、ipiprj.xpr を開いてみよう。
revision_xfopencv_19_170925.png

通常のボード・ファイルを使用したVivado プロジェクトのようだ。
次にブロック・デザインを開いてみよう。
revision_xfopencv_20_170925.png

Vivado HLS のIP が見えた。
Vivado HLS のIP を拡大してみよう。
revision_xfopencv_21_170925.png

w1_xf_DenseNonPyrLKOpticalFlow_1 と read_optflow_input_1、write_optflow_output_1 が見えた。

Address Editor を貼っておく。
revision_xfopencv_22_170925.png
revision_xfopencv_23_170925.png

このプロジェクトをインプリメントしてみた。結果を示す。
revision_xfopencv_24_170925.png
revision_xfopencv_25_170925.png
  1. 2017年10月25日 05:22 |
  2. reVISION, xfOpenCV
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/3954-2aefe3b5
この記事にトラックバックする(FC2ブログユーザー)