FC2カウンター FPGAの部屋 Xilinx ISE WebPACK 9.1iSP1
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Xilinx ISE WebPACK 9.1iSP1

Xilinx ISE WebPACK 9.1iが出た。日本のXilinxサイトは知らないがUSのサイトからダウンロードした。
今からインストールしてみてみようと思う。
USから落としてきてもインストール画面は日本語になっている。
サービスパック1を落としてかける。
9.1iを起動。なんか8.2iと外見は変化がないみたい。インプリメントも極端に早くなっているわけではなさそうだ。バグとかはFIXされているのだろう?
ちなみにインストールサイズは3.71GByteだった。
WebPACK_ISE91i_070123.png

  1. 2007年01月23日 19:59 |
  2. Xilinx ISEについて
  3. | トラックバック:0
  4. | コメント:17

コメント


ISE WebPACK 9.1i試してみましたが、8.1 / 8.2 同様 フォントの選択が思うように出来ません。
テキスト・エディタ上で、見やすい固定ピッチフォントを使用したいのですが、
”MSゴシック”等 を選択しても言う事を聞いてくれません。
7.1iではちゃんと選択出来たんですけど・・。

皆さん フォント周りの設定は上手くいってますか?

-----
前に話題となっていた、ステートを表示する方法ですが、
 "virtual type" と "virtual function"
を使ったやり方が、ユーザーズ・マニュアルの中に書いてあります。

以下具体例ですが、VSIM のコマンドラインから以下のような指定すると
WAVE上にステート表示が追加されます。

----
インスタンス:/glbl/i_jtag_spi/iBSCAN_SP2/rSTATE (reg [3:0] rSTATE)
をステート表示した場合の例

VSIM 5> virtual type { \
{'h0 TEST_RESET} \
{'h8 RUN_IDLE} \
\
{'h1 SELECT_DR} \
{'h2 CAPTURE_DR} \
{'h3 SHIFT_DR} \
{'h4 EXIT1_DR} \
{'h5 PAUSE_DR} \
{'h6 EXIT2_DR} \
{'h7 UPDATE_DR} \
\
{'h9 SELECT_IR} \
{'ha CAPTURE_IR} \
{'hb SHIFT_IR} \
{'hc EXIT1_IR} \
{'hd PAUSE_IR} \
{'he EXIT2_IR} \
{'hf UPDATE_IR} \
} JTAG_STATE

VSIM 6> virtual function { \
(JTAG_STATE)/glbl/i_jtag_spi/iBSCAN_SP2/rSTATE \
} sJTAG_STATE

VSIM 7> add wave /glbl/i_jtag_spi/iBSCAN_SP2/sJTAG_STATE
  1. 2007/01/23(火) 22:10:43 |
  2. URL |
  3. #-
  4. [ 編集 ]

情報ありがとうございます。ダウンロード開始しましたが、遅くてなかなかおちてきません。朝までには終わってるといいなあ。
  1. 2007/01/24(水) 00:08:34 |
  2. URL |
  3. Sim #mQop/nM.
  4. [ 編集 ]

皆さんコメントありがとうございます。
情報どうもありがとうございます。ModelSimのコマンドラインから実行するわけですね。.doファイルとして実行すれば良さそうですね。試してみます。ありがとうございました。
フォントは昨日MSゴシックに設定したつもりだったのですが、今日見たらMS UI Gothicになっていました。MS UI Gothicも桁があっていたので固定ピッチだろうと思います。MS UI Gothicの方が英語と日本語の大きさの具合があっているようなのでこのまま使おうと思っています。

Simさんこんにちは。早く落ちるといいですね。もしかするとドメイン変わってしまったので日本のサイトにももう9.1i出てるかもしれませんね。USのサイトはUSが昼の時間は遅いとかあるかも知れます。私が昼ごろダウンロードした時は520KB/sec程度でした。
  1. 2007/01/24(水) 05:31:01 |
  2. URL |
  3. marsee #-
  4. [ 編集 ]

情報有り難うございます。
WindowsXPの環境ですが、
私のところだとMS UI Gothicはプロポーショナルです。
"i","l"," "とかの幅が狭く、インデントが狂ってしまいます。

試しに、コンパイル・ログが出力されるコンソール画面にMS UI Gothicを指定してみましたが、レポートの表とかがガタガタになってしまいました。

もし、この辺の設定が上手く言っているようでしたら、
PC環境等 情報を参考にさせて頂きたいと思いますので、
宜しくおねがいします。
----
>インストールサイズは3.71GByte・・
SP1を充てると、バックアップを1GByteぐらい取るようですので、
それを消すと、2.7GByteぐらいに減ります。
WebPackはSP1と同時リリースですから、バックアップする意味もないと思いますが・・・

  1. 2007/01/24(水) 07:45:20 |
  2. URL |
  3. Moo #-
  4. [ 編集 ]

そうですか。MS UI GothicのVerilogソースを見た限りでは大丈夫そうだったのですが、やはり今見たらiがあるとだいぶ詰まりますね。ISE8.2iの時から同様みたいですね。お役に立てなくてすみません。
やはり日本語とアルファベットの大きさは違いますが、Courier Newにするしかないですかね?
私はいつもはpeggyでHDLを作ったりしているので良く見たことがないです。補完機能がないといやです。
SP1を当てるときにバックアップを作るかどうかのチェックがなかったように思えました。バックアップを作っていたんですね。早速消そうと思います。情報ありがとうございました。
  1. 2007/01/24(水) 10:17:08 |
  2. URL |
  3. marsee #-
  4. [ 編集 ]

とりあえずSP1を当てないといけないようです。ISE8で動いていた回路が動かなくなりました。古いプロジェクトの変換でおかしくなることもありました。
合成結果は速度、サイズ共に良くなっているようでした。合成の途中でISEがフリーズすることが2回ありました。impactが統合されたのが、いまいち慣れないです。
フォントはこちらでも変更できませんでした。
  1. 2007/01/25(木) 02:07:52 |
  2. URL |
  3. Sim #mQop/nM.
  4. [ 編集 ]


情報有り難うございます。
フォントの件は、バグなんでしょうね。

試しに、レジストリを直接弄ったら 目的のフォントが使えるようになりました。取りあえず目的達成です。
雰囲気、フォント名に日本語が含まれているとダメなようで、
フォント名を英語にして上げたら上手く行っているようです。

---
Windows Registry Editor Version 5.00

[HKEY_USERS\S-1-5-21-861567501-1390067357-839522115-500\Software\Xilinx\ISE\9.1i\ECS\Settings]
"ISETEXTEDITOR"="bUseSpace=false;bShowWhitespace=false;bShowEol=false;bShowIndent=false;bUseBlackColorScheme=false;tabWidth=4;font=MS Gothic,9,-1,5,50,0,0,0,0,0;longLinesLimit=132;"

[HKEY_USERS\S-1-5-21-861567501-1390067357-839522115-500\Software\Xilinx\ISE\9.1i\QConsole]
"Font"="MS Gothic:9:50:0"

----
>合成の途中でISEがフリーズすることが2回ありました
こちらも、似たようなもので、カタマリはしませんけど たまに砂時計のままになったりします。

サイズは、ISE7.1に比べると大きくなってます。(Spartan3ですけど)
合成時間も速くなったように思えません。
Spartan3が対象の私の場合では、移行するメリットはあまり無いようです。
  1. 2007/01/25(木) 05:23:44 |
  2. URL |
  3. Moo #-
  4. [ 編集 ]

皆さん情報ありがとうございます。

Simさん合成の途中でISEがフリーズされたとか?私も図に貼ったように早速インプリしてみましたが、大丈夫でした。ただ他のことやりながらなので合成の時砂時計があったかどうかを見ていません。iMPACTが統合されたんですね。見てみたいです。まだビットファイルダウンロードしていないので。まだVerilog版が動かないので楽しみながらシミュレーションしています。

Mooさんレジストリを直してMSゴシックを使えるようにされたんですね。情報ありがとうございます。私はMS UI Gothicにしています。確かに合成時間が早くなったようには感じませんね。

ISE8.2iのバグがISE9.1iで治っていると良いと思っています。
私のプロジェクトの1つがISEからインプリできないとか。(TCLの問題らしい)
coregenで再度コアを生成するときにメモリオーバーでエラーになるとか。(いちいちコマンドラインからオプションつけてcoregen起動するのが面倒くさい)
  1. 2007/01/25(木) 05:57:58 |
  2. URL |
  3. marsee #-
  4. [ 編集 ]

再現性があるわけではないのですが、現象としては下のペインに出るはずのwarningがなぜかダイアログボックスで出てokを押してもその後進まなくなるというものです。sp3eなのにuse_dsp48は無効だというwarningが出ていることもあります。次のspは2月だそうなので必要なければ待つのも手かと思いました。

  1. 2007/01/26(金) 02:21:52 |
  2. URL |
  3. Sim #mQop/nM.
  4. [ 編集 ]

Simさんこんにちは。
そうですか。SP1ですからね。ISEの新しいバージョンはSP3くらいになってやっと、少しは信頼できるものになるようですからね。
ところで落とした時のModelSim XE3のバージョンは何でしたか?
What's Newに”ModelSim Xilinx Edition III をバージョン 6.2c にアップグレード”とかいてあったのですが、ISEと一緒に落としたModelSim XE3は6.1eでした。まだあがっていなかったのでしょうか?今日もう一回見てみようと思います。
それに、スタートからマニュアルのメニュー開くとWhat's Newしかないんです。ソフトウェアマニュアルがないですね。もしかしてUSからダウンロードしたJPとの違いなんでしょうか?
  1. 2007/01/26(金) 05:49:15 |
  2. URL |
  3. marsee #-
  4. [ 編集 ]

今見たらISE9.1iでインプリメントしたはずのプロジェクトのプロジェクトファイル.iseがなくなっていました。バグでしょうか?プロジェクト作り直しがっくりです。もう一度確かめてみようと思います。
  1. 2007/01/26(金) 05:57:56 |
  2. URL |
  3. marsee #-
  4. [ 編集 ]

JPの方をダウンロードしてみました。6.2cでした。いつもはveritakを使っているので、たまに違うシミュレータを使ってみるのもおもしろいですね。
  1. 2007/01/27(土) 13:36:27 |
  2. URL |
  3. Sim #mQop/nM.
  4. [ 編集 ]

金曜日にUSからModelSim6.2Cダウンロードしました。まだ早い時期だったので6.1eが残っていたようです。
  1. 2007/01/27(土) 17:32:59 |
  2. URL |
  3. marsee #-
  4. [ 編集 ]

>sp3eなのにuse_dsp48は無効だというwarning
sp3ですが、同じですね。
Error-Noも付いてないのでFilterで消す事も出来ません。
大量に出てきて邪魔くさいです。

最近のISEではVeritex系がメインで、
SP3系に付いては、検証もしてないような気がします。
  1. 2007/01/28(日) 15:59:01 |
  2. URL |
  3. Moo #-
  4. [ 編集 ]

初めまして
現在、FPGAの勉強をしていますがModelSimの使い方がよく分かりません-.-
今、ModelSim6.2cを使っています。
その使い方についてこのサイトを検索してみましたが、
testbenchについては記述がないようです。
testbench.vファイルも一緒に載せるべきですか?
突然きてお願いをしてしまってすみません。
  1. 2007/02/16(金) 19:57:13 |
  2. URL |
  3. come #XVgCdbeE
  4. [ 編集 ]

こんにちは。はじめまして。

ModelSimの使い方はhttp://marsee101.blog19.fc2.com/blog-category-5.htmlを見てください。
ModeiSim XEⅢ6.2c StaterはISE9.1iをまだ使っていないで、今のところ使用していません。
このブログは基本的にFPGAツールの使い方を書いているつもりです。
テストベンチの書き方については、HDLの本、Webサイト、FPGA関連のBBSへの質問などで、勉強をしたほうが良いと思われます。(ちなみに私もVerilogテストベンチの勉強中です)

ブログの記事に直接関係のないサポートなどは行っておりません。
あしからずご了承ください。
  1. 2007/02/16(金) 21:56:06 |
  2. URL |
  3. marsee #-
  4. [ 編集 ]

さっそく答えていただいてありがとうございます。
今日図書館でmodelsimに関しての本を借りました。
テストベンチの書き方もありましたので、よかったです。
ありがとうございます。
  1. 2007/02/17(土) 12:15:43 |
  2. URL |
  3. come #XVgCdbeE
  4. [ 編集 ]

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/401-cca20520
この記事にトラックバックする(FC2ブログユーザー)