FC2カウンター FPGAの部屋 カーブ、直線用白線間走行用畳み込みニューラルネットワーク14(AXI4 Stream版CNN IP 2)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

カーブ、直線用白線間走行用畳み込みニューラルネットワーク14(AXI4 Stream版CNN IP 2)

カーブ、直線用白線間走行用畳み込みニューラルネットワーク13(AXI4 Stream版CNN IP 1)”の続き。

前回は、カーブと直線走行用のAXI4 Stream 版畳み込みニューラルネットワーク IP を作成するために、curve_conv_nn2_axis3 プロジェクトを作成し、C シミュレーションを行った。今回は、C コードの合成を行い、Export RTL で IP にする。

C Synthesis ボタンをクリックして、C コードの合成を行った。結果を示す。
curve_tracing_cnn_64_171224.png
curve_tracing_cnn_65_171224.png

Estimated は 8.38 ns で Target の 10 ns を満たしている。Latency は 194433 クロックで、クロックが 100 MHz なので、約 1.94 ms となり十分に仕様を満たしている。
BRAM_18K は 18 個、DSP48E は 9 個、FF は 1031 個、LUT は 1680 個使用している。やはり、全体的にFF とLUT の使用数が少ない。

C/RTL コシミュレーションは、今回は飛ばすことにする。

Export RTL を行った。
Export RTL のダイアログで、Place and Route にチェックを入れて OK ボタンをクリックした。
curve_tracing_cnn_66_171224.png

Export RTL の結果を示す。
curve_tracing_cnn_67_171224.png

Resource Usage では、各リソース使用量がさらに下がっている。
気になるのは、Final Timing のCP achieved post-implemetation が 9.934 ns となっていることだ。これは実際にVivado 2017.3 で IP をインプリメントしたときにタイミングが実際に間に合わないという状況になってしまった。
ともかく、IP は完了できたので、Vivado のプロジェクトに持っていってインプリメントを行っていこう。
  1. 2017年12月24日 05:00 |
  2. DNN
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/4015-d0001916
この記事にトラックバックする(FC2ブログユーザー)