FC2カウンター FPGAの部屋 ZYBO Z7-20でPcam 5Cを使用する4(タイミングエラーの検討)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZYBO Z7-20でPcam 5Cを使用する4(タイミングエラーの検討)

ZYBO Z7-20でPcam 5Cを使用する3(インプリメント)”の続き。

前回はインプリメントを行ったら、タイミングエラーが出てしまった。今回は、そのタイミングエラーの原因を探ってみよう。

Project Manager のImplementation → Open Implemented Design をクリックして、Implemented Desgin を開いた。

Timing タブをクリックする。
Intra-Clock Paths が赤くなっているので、タイミングエラーがことにあるはずだ。
dphy_hs_clock_p が赤くなっているので、開くと、ここがタイミングエラーだった。
dphy_data_hs_n[1], dphy_data_hs_n[0] だった。MIPI の 2 つのデータがタイミングエラーとのことだが、全部Logic Delay でNet Delay が 0 だと対応しようがないんじゃないだろうか?
MIPI_camera_20_180105.jpg

Requirement の 1.488 ns は、ZyboZ7_A.xdc の

create_clock -period 2.976 -name dphy_hs_clock_p -waveform {0.000 1.488} [get_ports dphy_hs_clock_clk_p]

で定義されている。
MIPI_camera_21_180106.png

その記述はMIPI_D_PHY_RX IP のMIPI_DPHY_reciver.vhd -> DPHY_LaneSFEN.vhd -> HS_Deserializer.vhd にあった。
MIPI_camera_22_180106.png

Deserializer の ISERDESE2 のDDLY ピンの部分だ。
MIPI_camera_23_180106.png

こんなところ、どうにもならないんじゃないだろうか?
もう一度、Implemented Desgin でパスをDevice 画面で見てみた。まずは、dphy_data_hs_n[1] から。
MIPI_camera_24_180106.png

パスは短いしパスの遅延は 0 ns だ。

次に、dphy_data_hs_n[0] を見てみよう。
MIPI_camera_25_180106.png

やはりパスは短い。

dphy_data_hs_n[1] のデータパスのクロックパスの遅延状況を示す。
MIPI_camera_26_180106.png

dphy_data_hs_n[0] のデータパスのクロックパスの遅延状況を示す。
MIPI_camera_27_180106.png

IDELAYE2 のIDELAY_TYPE も"VARIABLE"だし、このまま動作を確認してみようかと思う。
  1. 2018年01月06日 21:23 |
  2. ZYBO Z7
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/4032-1028ca17
この記事にトラックバックする(FC2ブログユーザー)