FC2カウンター FPGAの部屋 Verilog2001版DDR SDRAMコントローラーのModelSimシミュレーション5
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Verilog2001版DDR SDRAMコントローラーのModelSimシミュレーション5

シミュレーションは大体終了した。と思ったらビット演算子の否定~をVHDLの否定!に大幅に間違えていた。あわててPeggyで.vを全部検索して変更した。

assign reset_ddr_cont = reset | (!dcm_locked);


エラーはでないようだ。論理的な否定では使うからか?ifの括弧の中では使えるようだ。そうすると!を前につけて否定した信号が1ビット幅だったらOKということか? つまり単項の否定演算子ということだ!
C言語を忘れているな。。。

if(!aaa)
 bbb <= ccc;


でも私はVHDLだったからこういう表現はとりあえずない。まだ指が打てないようだ。
まだバグがある。書き込む値が0001にならない。ロータリーエンコーダーを回してインクリメントしたはずなのにインクリメントしないようなので、そっちのモジュールをデバックしないと。。。
  1. 2007年02月01日 06:39 |
  2. 入門Verilog
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/407-dd7c9602
この記事にトラックバックする(FC2ブログユーザー)