FC2カウンター FPGAの部屋 秋月電子カメラモジュールOV5642を使う10(アプリを用意して実機テスト)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

秋月電子カメラモジュールOV5642を使う10(アプリを用意して実機テスト)

秋月電子カメラモジュールOV5642を使う9(デバイスツリー・オーバレイ用ファイルの整備)”の続き。

前回は、Ultra96 のDebian 上でソフトウェアを起動するために、デバイスツリー・オーバレイ関連のファイルを整備した。今回は、アプリケーション・ソフトを作成して、OV5642 を動作させてみよう。

最初に、cam_cap_ov5642.cpp アプリケーションソフトを作成した。
OV5642_37_181216.png

これを、
g++_opencv cam_cap_ov5642.cpp
でコンパイルして、cam_cap_ov5642 を作成した。
./cam_cap_ov5642 で起動した。
OV5642_43_181216.jpg

ところが、cam_cap_ov5642 を起動しても、XCLK は約 24 MHz の波形が出力されるが、PCLK には何も出力されていなかった。
そこで、OV5642 カメラを設定するI2C の波形を見た。
OV5642_38_181216.jpg

カメラからのACK も 0 で帰ってきているので問題なさそうだ。
OV5642_39_181216.jpg

ところが、送っているデータの値を確認してみると送る予定のデータと異なることが分かった。
cam_cap_ov5642.cpp を確認してみるとバグがあった。バグを修正後のI2C の波形を示す。
OV5642_40_181216.jpg

これでI2C は正常になった。
PCLK を見てみると、約 58.6 MHz が出ていた。
OV5642_41_181216.jpg

OV5642 のレジスタの設定を
cam_i2c_write(axi_iic, device_addr, 0x3011, 0x14);
から
cam_i2c_write(axi_iic, device_addr, 0x3011, 0x08);
に変更すると、PCLK は約 24 MHz となった。これで行くことにする。
OV5642_42_181216.jpg

HREF とVSYNC を見てみたが、出力されていなかった。下図で上がHREF 、したがVSYNC だ。
OV5642_44_181216.jpg

HREF とVSYNC が出力されていないので、私の設定のどこかが悪いのではないだろうか?
インターフェース2014年11月号の設定に戻してみて、HREF とVSYNC が出力されるのか?を見てみよう。
  1. 2018年12月16日 06:15 |
  2. CMOSイメージセンサ
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/4387-119f4af0
この記事にトラックバックする(FC2ブログユーザー)