FC2カウンター FPGAの部屋 Ultra96のDisplayPortを使用するためのテスト3(XGA解像度のdisplay_cont)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Ultra96のDisplayPortを使用するためのテスト3(XGA解像度のdisplay_cont)

Ultra96のDisplayPortを使用するためのテスト3(実機テスト)”の続き。

前回は、SVGA の画像パターン発生用IPのdisplay_cont をZynq UltraScale+ MPSoC のLive Video 入力に接続したのだが、XGA 解像度だったので、画像パターンが流れてしまった。本来は、Zynq UltraScale+ MPSoC のdp_video_out の水平動機信号や垂直同期信号に同期させる必要があるのだが、これは、Verilog HDL で書く必要がありそうなので、とりあえず、display_cont をXGA 対応にして、様子を見てみようと思う。

Vivado HLS 2018.3 で display_cont_dp プロジェクトを作成した。
display_cont プロジェクトのC ソースコードとC テストベンチをそのまま使用して、C ソースコードの解像度をXGA に変更した。

// XGA 解像度 65 MHz
#define H_ACTIVE_VIDEO 1024
#define H_FRONT_PORCH 24
#define H_SYNC_PULSE 136
#define H_BACK_PORCH 160
#define H_SUM (H_ACTIVE_VIDEO + H_FRONT_PORCH + H_SYNC_PULSE + H_BACK_PORCH)

#define V_ACTIVE_VIDEO 768
#define V_FRONT_PORCH 2
#define V_SYNC_PULSE 6
#define V_BACK_PORCH 29
#define V_SUM (V_ACTIVE_VIDEO + V_FRONT_PORCH + V_SYNC_PULSE + V_BACK_PORCH)


display_cont_dp プロジェクトを示す。
DisplayPort_test_29_190109.png

C コードの合成を行った。結果を示す。
DisplayPort_test_30_190109.png

XGA 画像の総ピクセル数は(1024+24+136+160)×(768+2+6+29) = 1081920 ピクセルである。そしてLatency の min も同じく 1081920 クロックとなった。

Export RTL を行った。結果を示す。
DisplayPort_test_31_190109.png

問題ない。
  1. 2019年01月09日 05:22 |
  2. Ultra96
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/4410-8af85c3b
この記事にトラックバックする(FC2ブログユーザー)