FC2カウンター FPGAの部屋 Ultra96のDisplayPortを使用するためのテスト4(Vivado、実機テスト)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Ultra96のDisplayPortを使用するためのテスト4(Vivado、実機テスト)

Ultra96のDisplayPortを使用するためのテスト3(XGA解像度のdisplay_cont)”の続き。

前回は、XGA 解像度のdisplay_cont をVivado HLS 2018.3 で作成した。今回は、Vivado 2018.3 の DisplayPort_test プロジェクトの display_cont_sub IP と交換して論理合成、インプリメンテーション、ビットストリームの生成を行って、実機テストをしてみよう。

~/HDL/Ultra96/DisplayPort_test/display_cont_ip の中身を”Ultra96のDisplayPortを使用するためのテスト3(XGA解像度のdisplay_cont)”で生成したIP に入れ替えた。

Diagram で display_cont_sub_0 の ap_clk をPS の dp_video_ref_clk に接続した。
DisplayPort_test_32_190109.png
(2019/01/12 : 追記)Diagram で display_cont_sub_0 の ap_clk をPS の dp_video_ref_clk に接続したのですが、PSのdp_video_in_clk に繋ぎ忘れていたので、テストパターンが出なかった様です。

論理合成、インプリメンテーション、ビットストリームの生成を行ったが、Project Summary を見ると、Timing の値が表示されていない。dp_video_ref_clk ではタイミング制約は自動生成されないようだ。
そこで、クロック周期のタイミング制約を生成しよう。
Flow Navigator のSYNTHESIS を展開して、Open Synthesized Design をクリックし、その下のEdit Timinig Constraints をクリックする。Timing Constraints タブが開くので、Clocks -> Create Clock をクリックし、”Double Click to Create Clock constraints”をダブルクリックする。
DisplayPort_test_33_190109.png

Create Clock ダイアログが表示された。
Clock name に XGA_clock と入力して、Source objects: の右端の”…”ボタンをクリックする。
DisplayPort_test_34_190109.png

Specify Clock Source ダイアログのOptions で”*dp_video_ref_clk*”と入力してFind ボタンをクリックすると dp_video_ref_clk が出てくるので、これを選択し、右向き矢印ボタンをクリックして、Selected: のウインドウに入れる。
Set ボタンをクリックする。
DisplayPort_test_35_190109.png

Source Object に”[get_pins displayport_test_i/zynq_ultra_ps_e_0/dp_video_ref_clk]”が入った。
Period: を 15 ns に変更し、OKボタンをクリックする。
DisplayPort_test_36_190109.png

XGA_clock のエントリに設定した制約が入った。
displayport_test.xdc としてセーブした。
DisplayPort_test_37_190109.png

もう一度、インプリメンテーション、ビットストリームの生成を行った。
今度はTiming に値が入ってしかもプラスのスラックだったので、問題ない。
DisplayPort_test_38_190110.png

bootgen で displayport_test_wapper.bin を生成した。
DisplayPort_test_39_190110.png

DisplayPort_test_40_190110.png

Ultra96 のDebian を立ち上げて、SFTP でUltra96 に displayport_test_wapper.bin をアップロードした。
DisplayPort_test_41_190110.png

displayport_test_wapper.bin を/lib/firmware/ にコピーして、./lddtovray.sh でデバイスツリーをロードした。
sudo ./memwrite fd4ab070 54
sudo ./memwrite fd4aa00c ff

を実行した。
DisplayPort_test_42_190110.png

結果は、ログイン・プロンプトの画面が多少薄くなっただけで、テストパターンは表示されない。。。
dp_video_ref_clk のクロックが出ていないのだろうか?
  1. 2019年01月10日 06:27 |
  2. Ultra96
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/4411-64e048a6
この記事にトラックバックする(FC2ブログユーザー)