FC2カウンター FPGAの部屋 Ultra96のDisplayPortを使用するためのテスト5(Vivado、実機テスト2)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Ultra96のDisplayPortを使用するためのテスト5(Vivado、実機テスト2)

Ultra96のDisplayPortを使用するためのテスト4(Vivado、実機テスト)”の続き。

前回は、Vivado 2018.3 の DisplayPort_test プロジェクトの display_cont_sub IP と交換して論理合成、インプリメンテーション、ビットストリームの生成を行って、実機テストをしたのだが、テストパターンが出なかった。実は良くブロック・デザインを見てみると、、PSのdp_video_in_clk に繋ぎ忘れていた。。。これはまずいということで、今回はPSのdp_video_in_clk に接続してやってみた。

ブロック・デザインを示す。
DisplayPort_test_44_190112.png

今度は、きちんとPSのdp_video_in_clk も、dp_video_ref_clk に接続した。
そして、実は、今回からDisplayPort_test をSVGA, XGA1, XGA2 に分割した。SVGA はその名の通りにSVGA解像度、XGA1 はXGA 解像度だが、テストパターン発生IP のクロックをdp_video_ref_clk から取ったプロジェクトで、XGA2 はpl_clk0 からクロックを取っている。
DisplayPort_test_45_190112.png

従って、Ultra96 のDebian もdisplayport_test の下を同様に分割した。
DisplayPort_test_46_190112.png

さて、現在は、XGA1 を使用してる。これは、XGA 解像度だが、テストパターン発生IP のクロックをdp_video_ref_clk から取ったプロジェクトだ。早速手順に従って実機テストした。
DisplayPort_test_47_190112.png

そうすると、テストパターンが表示された。しかし、完全には同期が取れずに上に流れていた。
DisplayPort_test_51_190112.jpg

DisplayPort_test_50_190112.jpg

とりあえず表示できて、安心した。

なお、ツィッターでsmilingflutist さんに教えてもらった情報で、Xilinx Wiki Device Tree Tips の 4.3 Clock Status At Runtime を見るとクロックの有効/無効が確認できるとのことだった。smilingflutist さんありがとうございました。
自分のホーム以下にコピーして見た。
DisplayPort_test_49_190112.png

dp_video_ref は約 65 MHz になっていた。これは、XGA のビデオクロックだ。
  1. 2019年01月12日 14:28 |
  2. Ultra96
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/4412-4dcb3a26
この記事にトラックバックする(FC2ブログユーザー)