FC2カウンター FPGAの部屋 カメラ画像をDisplayPortに出力する3(vflip_dma_write2 の2)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

カメラ画像をDisplayPortに出力する3(vflip_dma_write2 の2)

カメラ画像をDisplayPortに出力する2(vflip_dma_write2 の1)”の続き。

前回は、vflip_dma_write2 IP のVivado HLS 2018.3 プロジェクトを作成して、ソースコードを貼った。今回は、vflip_dma_write2 プロジェクトで、C シミュレーション、C コードの合成、C/RTL 協調シミュレーション、Export RTL を行う。

最初にC シミュレーションを行った。
cam_displayport_2_190130.png

XGA 解像度の xga_result0.bmp, xga_result1.bmp, xga_result2.bmp と HD 解像度の hd_result0.bmp, hd_result1.bmp, hd_result2.bmp が生成された。
cam_displayport_8_190130.png

XGA 解像度の xga_result0.bmp を示す。黒枠の真ん中に画像が表示されている。
cam_displayport_9_190130.jpg

HD 解像度の hd_result0.bmp を示す。こちらも同様に黒枠の真ん中に画像が表示されている。
cam_displayport_10_190130.jpg

元画像は、上下が反転した画像となっている。
cam_displayport_11_190130.jpg

C コードの合成を行った。
cam_displayport_4_190130.png
cam_displayport_5_190130.png

ピクセル/クロックはほぼ 1 となっている。3 個のDMA エンジンが入っている形なので、リソース使用量が多いな。。。

C/RTL 協調シミュレーションを行ったが、失敗した。
cam_displayport_6_190130.png

Export RTL を行った。
cam_displayport_7_190130.png

LUT + SRL は 2650 個で合成時のレポートの 1/2 以下に抑えられている。
CP achieved post-implementation は 3.686 ns で要求の5 ns を満たしている。
  1. 2019年01月30日 04:31 |
  2. Ultra96
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/4427-e41d9d0f
この記事にトラックバックする(FC2ブログユーザー)