FC2カウンター FPGAの部屋 カメラ画像をDisplayPortに出力する5(disp_dmar_aixs の2)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

カメラ画像をDisplayPortに出力する5(disp_dmar_aixs の2)

カメラ画像をDisplayPortに出力する4(disp_dmar_aixs の1)”の続き。

前回は、Read 側のDMA の disp_dmar_axis IP のコードを貼った。今回は、C シミュレーション、C コードの合成、C/RTL 協調シミュレーション、Export RTL を行う。

最初に、C シミュレーションから行った。
cam_displayport_10_190202.png

dmar_result.bmp が生成されている。
cam_displayport_13_190202.png

これで問題ない。

次に、C コードの合成を行った。結果を示す。
cam_displayport_11_190202.png
cam_displayport_12_190202.png

問題なさそうだ。

disp_dmar_fb1 のインスタンスを表示した。
cam_displayport_19_190202.png

C/RTL 協調シミュレーションを行った。
cam_displayport_14_190202.png

483622 / 480000 ≒ 1.01 クロック/ピクセルなので性能的には問題なさそうだ。

C/RTL 協調シミュレーションの波形を示す。
cam_displayport_15_190202.png

拡大してみよう。
cam_displayport_16_190202.png

outs_TVALID と outs_TREADY を見ると、どちらもほとんど 1 にアサートされているので、スループット的には問題なさそうだ。

もっと拡大してみよう。
cam_displayport_17_190202.png

Export RTL を行った。
cam_displayport_18_190202.png

CP achieved post-implementation は 3.018 ns で問題なさそうだ。
  1. 2019年02月03日 06:15 |
  2. Ultra96
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/4430-32ac82c6
この記事にトラックバックする(FC2ブログユーザー)