FC2カウンター FPGAの部屋 Vivado HLS勉強会用のラプラシアンフィルタ実習用回路の製作1
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLS勉強会用のラプラシアンフィルタ実習用回路の製作1

Zybot のモーター制御回路の製作はひとまずペンディングにして、今年も筑波大学でやる予定のVivado HLS 勉強会の出し物として、 AXI4 Stream 版のラプラシアンフィルタの実習用回路を作成することにした。
下の一連のブログのシリーズはAXI4 Stream 版のラプラシアンフィルタの実習用回路の下準備だったのだ。
Vivado HLS 2019.1 を使用してBMPファイルをC のヘッダファイルに変換する
BMPファイルをC のヘッダファイルに変換したファイルを検証してみた
AXI4 Stream 出力にAXI4 Stream スイッチ付きのDMA Read IP 1
AXI4 Stream 出力にAXI4 Stream スイッチ付きのDMA Read IP 2
AXI4 Stream 入力にAXI4 Stream スイッチ付きのDMA Write IP 1
AXI4 Stream 入力にAXI4 Stream スイッチ付きのDMA Write IP 2

ただし、Vivado HLS 勉強会の資料は Vivado HLS 2017.4 で作成されているため、Vivado HLS 2017.4 で、このようにIP を再度作成した。
lapfilter_axis_zybo_1_190620.png

Windows 10 の Vivado 2017.4 で lapfilter_axis_zybo プロジェクトを作成し、lap_filter_axis 、axis2DMA2st と DMA2axis2st IP をリポジトリに登録した。
lapfilter_axis_zybo_3_190620.png

lapfilter_axis_zybo_2_190620.png

lapfilter_axis ブロック・デザインを新規作成して、IP をAdd IP して、回路を作り始めた。まだ途中だけれど下に示す。
lapfilter_axis_zybo_4_190620.png

後はビットマップ・ディスプレイ・コントローラを追加する予定だ。
そして、カメラがない状態でもBMP ファイルを変換した C のヘッダ・ファイルを使用して、ラプラシアンフィルタを通した画像をディスプレイに表示する。これは、主にベアメタル・アプリケーションで画像を表示したいからだ。
  1. 2019年06月20日 05:27 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/4559-7ac7ba29
この記事にトラックバックする(FC2ブログユーザー)