FC2カウンター FPGAの部屋 HDL言語について
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

HDL言語について

ハードウェア記述言語(HDL)初心者にコーチしていると、いろいろ凄い記述に出会う。
ソフトウェアは学んでいても、ハードウェアは余りやってこなかった人々なので、VHDLを書いても自由に書いてしまうのだ。
私は、回路図からHDLに移行したので、実際の回路のイメージをHDLで表すように書いてきたが、やはり思考過程が全然違うようだ。
ちゃんとFFと推定されるように、セレクタとして働くように記述を直してやるが、そういうことをしていると、いまさらながら、HDLの記述のほんの一部だけしか使っていないんだな、と感じる。当たり前のように、論理合成ツールに回路を推定させるような記述をしてきたが、それに縛られているんだなということが感じられてとても新鮮だった。
そして問題は、そういう記述をしてもシミュレーターが一見正しいようなタイミングチャートを返してしまうことがあることだ。そのような記述をしても、論理合成ツールが頑張って、クロックで同期しないいろんなラッチをLUTで生成して、でっち上げてしまうこともある。その場合、水晶発信器の周波数が50MHzなので、20nsで動作するところ、150nsなどとタイミングレーポートされる時もある。
型にはめるのが安全だが、惜しいような気もする。時々、”そうか、こういうふうに書いても大丈夫なのか”と思う時もあるし。
自分でもテストベンチを書いているときは、動作周波数も考えなくて良いし、とてものびのび書いている気がする。
  1. 2005年10月14日 06:03 |
  2. その他のFPGAの話題
  3. | トラックバック:0
  4. | コメント:2

コメント

>VHDLを書いても自由・・・すごい、そういう記述をあつめておくと後のシドウに役立つかも知れませんね。
常に頭の中には74シリーズが浮かんでいますのでなかなかそういう境地にはいたりません。ハードウェアのクビキから自由になりたいものです。
  1. 2005/10/14(金) 10:09:36 |
  2. URL |
  3. mfreeman #rQKT5Rcw
  4. [ 編集 ]

なかなか新鮮ですよ。e-2
最近はC言語でも書けるようですから、まったくハード知らなくても良くなるかもしれませんね。C言語でアルゴリズム書いてそのままハードへ。高速で動作する回路はだめかもしれませんが、複雑だけど中速でいいのは良いかも。ということは、時代を先取りしている?のかも。
  1. 2005/10/14(金) 11:51:45 |
  2. URL |
  3. marsee #-
  4. [ 編集 ]

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/46-ca12aedf
この記事にトラックバックする(FC2ブログユーザー)