FC2カウンター FPGAの部屋 ありがとう、30万アクセスとVHDLの共有変数
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ありがとう、30万アクセスとVHDLの共有変数

access_300000.png

今見たら、いつの間にか30万アクセスだった。皆さん見てくれて、ありがとうございます。

たーぼ のハードウェア設計記録さんのVHDL TIPS 「shared variableの使用法」は、私が今抱えているシミュレーション時の問題点を解消できる可能性を秘めている。記事にも書いてあったが、共有変数が定義できれば、下のモジュールのsignalを最上位のテストベンチで、見ることができるんじゃないだろうか?
今、検証コードを作成中だ。
  1. 2007年09月12日 19:51 |
  2. VHDLの書き方
  3. | トラックバック:0
  4. | コメント:2

コメント

いつもBlogを紹介していただきありがとうございます。
FPGAの部屋さんにリンクしてもらうとBlogのアクセスが大きく増えます。すごく影響力のあるBlogだと改めて感じました。
所で、Modelsimをお使いであればデザイン中のどの階層の信号でもモニタできる機能があります。
Modelsimのユーザマニュアルで「init_signal_spy」と検索すると出てくると思います。お役に立てればと思い取り急ぎコメントに書かせてもらいました。
これらModelsimのUtilパッケージはBlogで半分だけ紹介しています。今回の「init_signal_spy」はまだ取り上げていませんでした。
  1. 2007/09/13(木) 00:02:52 |
  2. URL |
  3. たーぼ #-
  4. [ 編集 ]

こんにちは。情報ありがとうございます。

いつも、リンクさせていただきまして、ありがとうございます。
「init_signal_spy」検索してみました。ありました。階層の中の信号をモニタするのがあるんですね。「init_signal_spy」は階層を書かなくてはいけないので、階層が変わったら変更する必要がありそうです。signalがミラーできるのが、とてもいいですけれど。。。
とりあえず、共有変数でうまくいきましたので、ブログに書こうと思っています。これでテストベンチが書きやすくなりました。ありがとうございました。
  1. 2007/09/13(木) 06:02:20 |
  2. URL |
  3. marsee #-
  4. [ 編集 ]

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/574-0ee82021
この記事にトラックバックする(FC2ブログユーザー)