FC2カウンター FPGAの部屋 FPGA Editorで配置と配線を割り当てる3
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

FPGA Editorで配置と配線を割り当てる3

最初から見る場合は、FPGA Editorで配置と配線を割り当てる1をご覧ください。

いよいよ、UCFファイルに制約を書き戻そう。
Toolsメニューから Directec Routing Constraints... を選択する。
FPGA_Editor_Lock_11_071031.png

Directec Routing Constraintsダイアログが立ち上がる。
1.真ん中のConstraint File を inv_test.ucf に変更する。
2.下の Placement Constraint Type を Use Absolute Location Constraint に変更する。
3.上のほうの、line0, line1, line2, line3 をすべて選択する。
FPGA_Editor_Lock_12_071031.png

OKボタンをクリック。これで、この配置、配線のUCF制約が書き込まれた。
ISEに戻って、inv_test.ucf をプロジェクトに加えてみてみよう。このやり方は既知だと思うので書かない。知らない方はこのブログのチュートリアルなどを見てください。
無事に下のようなUCFファイルができていると思う。

// 11/01 @ 05:13:29
NET "line0"
ROUTE="{3;1;2vp30ff896;c48324d4!-1;-93904;135480;S!0;-159;0!1;1596;416!2;"
"1884;-1336!3;0;704!4;327;0;L!}";
NET "in" LOC=A28;
INST "U0" LOC=SLICE_X1Y159;
INST "U0" BEL="F";


NET "line1"
ROUTE="{3;1;2vp30ff896;23783c4a!-1;-90256;135464;S!0;1261;424!1;-1588;"
"-968!2;327;0;L!}";
INST "U0" LOC=SLICE_X1Y159;
INST "U0" BEL="F";
INST "U1" LOC=SLICE_X1Y158;
INST "U1" BEL="F";


NET "line2"
ROUTE="{3;1;2vp30ff896;6e161340!-1;-90256;135120;S!0;1261;-1192!1;-1653;"
"1093!2;232;-365;L!}";
INST "U1" LOC=SLICE_X1Y158;
INST "U1" BEL="F";
INST "U2" LOC=SLICE_X0Y159;
INST "U2" BEL="G";


NET "line3"
ROUTE="{3;1;2vp30ff896;a69c6d3e!-1;-90416;134808;S!0;-2075;-896!1;-1413;"
"840;L!}";
NET "out" LOC=G25;
INST "U2" LOC=SLICE_X0Y159;
INST "U2" BEL="G";


これで、無事にUCF制約ができたので、今まで配置、配線していたFPGA Editor を終了しよう。そのときに inv_test_map.ncd をセーブするか?と聞いてくるので、もういじることがないならば、”いいえ”ボタンをクリック。またいじりたいならば、”はい”ボタンをクリックする。
ISEで、UCFファイルをプロジェクトに追加してから、プロジェクトをImplement してみよう。その後、 FPGA Editorを起動して確かめてみよう。
FPGA_Editor_Lock_13_071031.png

その結果、Place & Route でウォーニングが出て、line3 のインスタンスが消えてしまった。これは、line2 スライスにline2, line3 の2つの論理素子が統合されてしまったからのようだ。line2 スライスの内部が下の図にある。
FPGA_Editor_Lock_14_071031.png

次に、line4 ネットはどこに行ったのかというと、最後の INV プリミティブが out のIOB内にマップされてしまっているため、IOB内部になってしまった。(ピンクの矢印)
FPGA_Editor_Lock_15_071031.png

これで終了です。
  1. 2007年11月01日 05:55 |
  2. FPGA Editorの使い方
  3. | トラックバック:0
  4. | コメント:4

コメント

解決しました

丁寧な説明ありがとうございました。
手順通りにUCFファイルまで変更することができました!
  1. 2007/11/01(木) 11:18:09 |
  2. URL |
  3. ヨウヘイ #-
  4. [ 編集 ]

こんにちは。
解決してよかったです。おめでとうございます。
  1. 2007/11/01(木) 12:11:31 |
  2. URL |
  3. marsee #-
  4. [ 編集 ]

FPGA Editorの使い方が解らず困っており、ここのページがとても参考になりました。ありがとうございます。

> ISEに戻って、inv_test.ucf をプロジェクトに加えてみてみよう。このやり方は既知だと思うので書かない。

ISE 9.2.04iでやってみたところ、自動でプロジェクトに加えられる様です。ご参考まで。
  1. 2008/09/29(月) 12:31:31 |
  2. URL |
  3. buko #-
  4. [ 編集 ]

>FPGA Editorの使い方が解らず困っており、ここのページがとても参考になりました。ありがとうございます。
よかったですね。FPGAエディタの使い方のカテゴリも参考にしてください。

>ISE 9.2.04iでやってみたところ、自動でプロジェクトに加えられる様です。ご参考まで。
了解しました。
  1. 2008/09/29(月) 13:24:02 |
  2. URL |
  3. marsee #-
  4. [ 編集 ]

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/643-7238f4c5
この記事にトラックバックする(FC2ブログユーザー)