FC2カウンター FPGAの部屋 VeritakでのDDR2 SDRAMコントローラのシミュレーション4(Read)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

VeritakでのDDR2 SDRAMコントローラのシミュレーション4(Read)

今日は代休でお休みなのでRead編を書く。
”VeritakでのDDR2 SDRAMコントローラのシミュレーション3(Write)”で書き込んだデータをReadしてみる。
DDR2_READタスクで読み出す。そのタスクを下に示す。

DDR2_READ(25'h000_0100);
DDR2_READ(25'h000_0104);


これで”VeritakでのDDR2 SDRAMコントローラのシミュレーション3(Write)”で書き込んだデータをReadすることができる。
そのタイミングチャートを下の図に示す。
ddr2_read_080121.png

ピンクが1度目のREADコマンド、緑が2度目のREADコマンド、黄色が2つのREADコマンドで読まれた8バーストデータ(BL=4)。
青が次のREADコマンドを発行するための全バンクプリチャージ・コマンド。オレンジが次のReadのためのバンク・アクティブ・コマンド。
最後に、水色が読み出されたデータの最初の2つ。12345678と9abedef0が見える。
これでDDR2 SDRAMコントローラ単体のシミュレーションは一通りできたが、もう少しパラメータを変更してシミュレーションしたい。それが終了したら、まだ、Read回路のIOBにディレイが入っていないので、”Virtex4のIDELAY(FIXEDモード)”を参照してIDELAYを入れようと思う。それが入れ終わったら、データ設定、表示回路(SWや7セグLEDなど)を付け加えてシミュレーションしたい。それができたら、いよいよインプリメントに進むことにする。
  1. 2008年01月21日 15:20 |
  2. DDR SDRAMコントローラ
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/720-7714e2aa
この記事にトラックバックする(FC2ブログユーザー)