FC2カウンター FPGAの部屋 DQの最適な遅延値を測定するDDR2 SDRAMコントローラのインプリメント3
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

DQの最適な遅延値を測定するDDR2 SDRAMコントローラのインプリメント3

”DQの最適な遅延値を測定するDDR2 SDRAMコントローラのインプリメント2”で200MHzの16分周クロックがうまく出ていないようなので、Chipscopeで見てみるということだったので、実際に見てみた。
DDR2_SDRAM_auto_adj_init_5_080529.png

16分周クロックは一番下のclk1_16。その結果、ちゃんと16分周されていた。原因は何なんだろう。
もう少し調査が必要のようだ。

ISE10.1.01が前のバージョンと違っているところをやってい見ている。複数のUCFを扱えるようになっているようだ。結果をそのうち書こうと思っている。
  1. 2008年05月29日 09:08 |
  2. DDR SDRAMコントローラ
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/800-4baf07fa
この記事にトラックバックする(FC2ブログユーザー)