FC2カウンター FPGAの部屋 SuzakuVのDQSでリードデータを受けるDDR2 SDRAMコントローラ
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

SuzakuVのDQSでリードデータを受けるDDR2 SDRAMコントローラ

SuzakuVのDQSでリードデータを受けるDDR2 SDRAMコントローラのISEプロジェクトとVerilogファイルをここにおいて置くので、興味のある方はダウンロードしてください。
例によって保証はありません。プロジェクトやファイルは個人的に実験するのみで、商用に使用することや再配布は禁止します。ダウンロードして試してみた方も動いたどうかコメントで教えてください。ただし、多分、DDR2 SDRAMコントローラ部分にバグがあってバーストアクセスは今のところできないようである。

このプロジェクトはSuzakuV(SZ410) スタータキットの7セグメントLEDとスイッチ、ロータリーエンコーダーを使用して、DDR2 SDRAMの読み書きをテストするためのものだ。

ISE10.1iでのインプリメントの仕方は別にISE10.1iのインプリメントのやり方編として、別の記事に書こうと思う。

とりあえず、今の”SuzakuVのDQSでリードデータを受けるDDR2 SDRAMコントローラ”は遅延が計算から求めた固定の遅延値でやっている。やはり、以前、”DQの最適な遅延値を測定するDDR2 SDRAMコントローラのシミュレーション”などでやったように、最適な遅延値を測定するフェーズを”SuzakuVのDQSでリードデータを受けるDDR2 SDRAMコントローラ”にも追加しようと思っている。幸いにも、以前使用した回路は無効にしているだけで残っているので、それを改造しようと思う。
しかし、やはり、DQSを使ってトレーニングシーケンスを使うところまで来てしまった。やはりDDR2 SDRAMを使うのは難しいのか? それとも私がぼんくらなのかもしれないが。。。
  1. 2008年08月23日 20:37 |
  2. DDR SDRAMコントローラ
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/863-e0a1ffb2
この記事にトラックバックする(FC2ブログユーザー)