FC2カウンター FPGAの部屋 Veritakのバージョンアップ(Version 3.50A)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Veritakのバージョンアップ(Version 3.50A)

”Veritakでのシミュレーションのやり方3(SuzakuV DDR2 SDRAMテスト回路を使用)”で、”Veriak-Basic Version 3.49C Build Aug.20.2008 にすると、新規プロジェクトを作成してプロジェクトをロードするときVeritakが落ちるときがあるようだ。”と書いたが、昨日リリースされたVeriak-Basic Version 3.50A Build Sep.2.2008 では新規プロジェクトを作成したときにVeritakが落ちることはなくなった。
たっくさん、どうもありがとうございました。これで、今まで以上にVeritakを信頼して使用することができるようになりました。
  1. 2008年09月03日 05:42 |
  2. シミュレーション
  3. | トラックバック:0
  4. | コメント:2

コメント

ご迷惑をおかけしました。おかげさまで、潜在的に持っていたエラーをつぶすことができました。原因の詳細はMIXIに書きました。
  1. 2008/09/03(水) 07:58:28 |
  2. URL |
  3. たっく #-
  4. [ 編集 ]

たっくさん、こんにちは。

Veritak快適に使えそうです。ありがとうございました。前から落ちる時がありましたが、気にせずに使っていました。
MIXIで原因を読ませていただきました。タイミングにも依存するとのことですね。ソフトもそうですが、ハードはもっとタイミングに依存するバグの割合が多いんじゃないでしょうか?
私のハードのバグもFIFOバッファのタイミングなどでAとBとCとDが真だった時にバグったとか、その遭遇確率は10の5乗クロックに一回などというバグがありました。原因追究が非常に難しいバグもあります。

私の自分で作ったWin32 API のソフトもバグっていまして、エラーが出ることがありますが、気にせずに使ってくれと言って、学生さんに使ってもらっています。そのうちに治さないと恥ずかしいのですが、どうも、もう一度勉強しなおしになるのが怖くて、手が出ていません。まあ動けばいいか?というくらいの気持ちです。
  1. 2008/09/03(水) 08:29:55 |
  2. URL |
  3. marsee #-
  4. [ 編集 ]

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/874-fb96f115
この記事にトラックバックする(FC2ブログユーザー)