FC2カウンター FPGAの部屋 XSTでのFATAL_ERROR:Xst:Portability/export/Port_Main.h:143:1.17
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

XSTでのFATAL_ERROR:Xst:Portability/export/Port_Main.h:143:1.17

新しくしたsoc-lm32を論理合成したら、”FATAL_ERROR:Xst:Portability/export/Port_Main.h:143:1.17”が出て論理合成できないという問題が発生してしまった。
どこのモジュールがだめなのかを特定する必要性を感じたので、system.v以下のモジュールを順番に"set as top module" して、トップモジュールにして論理合成してみた。やり方は以下の図のように右クリックメニューから"Set as Top Module"を選択する。
FATAL_ERROR_1_081112.png

やってみたところuart_core.v でFATAL_ERRORが出ていた。
FATAL_ERROR_2_081112.png

検索してみたところ、Xilinxフォーラムがヒットした。それによるとXSTは定数としてはreal をサポートされているようだ(VHDLの場合、Verilogは不明)が、その辺がくさそう。
そういえば前にパラメータがundefined になって修正したところにくさいところがあったのを思い出した。それはuart_core.v の下のintface.v の中にあった。
FATAL_ERROR_3_081112.png

ピンクの下線が引いてあるところが、小数点がある。これを消してみることにした。
FATAL_ERROR_4_081112.png

そうすると、問題なく論理合成することが出来た。良かった。

  1. 2008年11月12日 05:58 |
  2. Xilinx ISEについて
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/951-5d1bdf44
この記事にトラックバックする(FC2ブログユーザー)