FC2カウンター FPGAの部屋
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Ultra96-V2 用 Vitis アクセラレーション・プラットフォームのサンプルを公開

今まで作ってきた Ultra96-V2 用 Vitis アクセラレーション・プラットフォームのサンプルを公開しようと思う。
アクセラレーション・プラットフォームをダウンロードした人は動作したかどうか?をツィッターのメンションか、ブログのコメント欄で教えて欲しい。

Ultra96-V2 用 Vitis アクセラレーション・プラットフォームを私のGoogle Drive の共有フォルダに入れておきます。(ダウンロードサイズは 722 MB です)
なお、Ultra96-V2 用 Vitis アクセラレーション・プラットフォームは無保証です。自分の責任でお試しください。


使い方だが、Vitis_Accel_Exampleshello_world サンプルのやり方を示す。

ダウンロードした Ultra96-V2 用 Vitis アクセラレーション・プラットフォーム(ultra96v2_min.zip)を解凍する。
解凍したultra96v2_min ディレクトリをVitis インストール・ディレクトリの Vitis/2019.2/platforms に移動する。
Vitis_Accel_Examples_7_191115.png

Vitis と XRT と PetaLinux(これは要らないかも知れないが。。。)の環境を設定する。つまり各ツールのインストール・フォルダの settings**.sh を source コマンドで起動する。
そう、つまりこの 3 点セットをインストールする必要がある。私はAlveo U200 のXRT を使用している。ここからハードル高いですかね?

適当なディレクトリに Xilinx/Vitis_Accel_Examples の hello_world サンプルを git clone する。
git clone https://github.com/Xilinx/Vitis_Accel_Examples.git

Vitis_Accel_Examples/hello_world/ に入って、make する。
cd Vitis_Accel_Examples/hello_world/
make all TARGET=hw DEVICE=ultra96v2_min HOST_ARCH=aarch64 SYSROOT=Vitis/platfoms の絶対パス/ultra96v2_min/sw/ultra96v2_min/linux_domain/sysroot/aarch64-xilinx-linux/


cp のエラーで止まってしまうので、hello_world ディレクトリの Makefile の cp の行をコメントアウトする。
Vitis_Accel_Examples_23_191118.png

もう一度 make する。
make all TARGET=hw DEVICE=ultra96v2_min HOST_ARCH=aarch64 SYSROOT=Vitis/platfoms の絶対パス/ultra96v2_min/sw/ultra96v2_min/linux_domain/sysroot/aarch64-xilinx-linux/

hello_world/build_dir.hw.ultra96v2_min/sd_card ディレクトリの image.ub を hello_world/sd_card ディレクトリにコピーする。
Vitis_Accel_Examples_26_191119.png

8GB 以上の容量のClass 10 以上のMicroSD カードを用意して、第1パーティションをFAT32 フォーマットで 100MB、第2パーティションを残りの容量を ext3 または ext4 でフォーマットしておく。(”Ultra96用Yocto LinuxのMicroSDカードのフォーマット”を参照)

hello_world/sd_card ディレクトリの内容を Micro SD カードの第1パーティションに書き込む。
Vitis/platfoms の絶対パス/ultra96v2_min/sw/ultra96v2_min/linux_domain/sysroot/aarch64-xilinx-linux/の内容をMicro SD カードの第2パーティションに書き込む。

Micro SDカードをUltra96-V2 に挿入して、電源ON するとLinux が起動するはず。
下の画面はgtkterm の画面で、Ultra96-V2とシリアル接続しています。私は、Ultra96 USB-to-JTAG/UART Pod を使用しています。
Vitis_Accel_Examples_29_191120.png

root ノーパスで入れる。

zocl ドライバを insmod でロードした。
insmod /lib/modules/4.19.0-xilinx-v2019.2/extra/zocl.ko
Vitis_Accel_Examples_34_191121.png

次に第1パーティションに行って、hello_world サンプルを実行した。
cd /run/media/mmcblk0p1/
export XILINX_XRT=/usr
./init.sh

Vitis_Accel_Examples_35_191121.png

Vitis_Accel_Examples_36_191121.png

Device[0]: program successful!
TEST PASSED

と表示されていれば成功だ。
  1. 2019年11月22日 04:58 |
  2. Vitis
  3. | トラックバック:0
  4. | コメント:0

Vitis_Accel_Examples の hello_world サンプルをUltra96V2 のプラットフォームでやってみる5

Vitis_Accel_Examples の hello_world サンプルをUltra96V2 のプラットフォームでやってみる4”の続き。

前回は、Xilinx/Vitis_Accel_Exampleshello_world サンプルをビルドしてできたsd_card の内容をSDカードの第1パーティションに書き込み、sysroot の aarch64-xilinx-linux ディレクトリの内容をSDカードの第2パーティションに書き込んでできたSDカードをUltra96V2 に挿れたところLinux が起動した。しかし、hello_world サンプルは実行できなかった。今回は、その原因を追求し、、hello_world サンプルを動作させることができた。

hello_world サンプルが動作しない原因を探っていたのだが、ツィッターで @ciniml さんから zocl ドライバが入っていないという指摘をしていただいたので、調べたところ、aarch64-xilinx-linux ディレクトリ(Root File System)の lib/modules/4.19.0-xilinx-v2019.2/extra ディレクトリに zocl.ko があることが分かった。これをロードする必要がありそうだ。
Vitis_Accel_Examples_33_191121.png

Ultra96V2 の Linux を起動して、/sys/devices/platform/amba ディレクトリに行ったところ、デバイスツリーに入っていると思われるデバイスが並んでいて、その中に a0000000.zyxclmm_drm があった。
Vitis_Accel_Examples_32_191121.png

ここで、zocl ドライバを insmod でロードした。
insmod /lib/modules/4.19.0-xilinx-v2019.2/extra/zocl.ko
そうすると、a0000000.zyxclmm_drm の中のファイルが増えた。
Vitis_Accel_Examples_34_191121.png

ログを示す。

root@ultra96v2_min:/sys/devices/platform/amba/a0000000.zyxclmm_drm# insmod /lib/modules/4.19.0-xilinx-v2019.2/extra/zocl.ko 
[  261.956918] zocl: loading out-of-tree module taints kernel.
[  261.966193] [drm] Probing for xlnx,zocl
[  261.970113] [drm] FPGA programming device pcap founded.
[  261.975331] [drm] PR Isolation addr 0x0
[  261.977830] [drm] Initialized zocl 2018.2.1 20180313 for a0000000.zyxclmm_drm on minor 1
root@ultra96v2_min:/sys/devices/platform/amba/a0000000.zyxclmm_drm# ls 
connectivity  driver_override  kds_custat memstat      of_node uevent
debug_ip_layout  drm    kds_numcus memstat_raw  power xclbinid
driver   ip_layout   mem_topology modalias     subsystem


次に第1パーティションに行って、hello_world サンプルを実行した。
cd /run/media/mmcblk0p1/
export XILINX_XRT=/usr
./init.sh

Vitis_Accel_Examples_35_191121.png

Vitis_Accel_Examples_36_191121.png

Device[0]: program successful!
TEST PASSED

なので、成功した。
hello_world サンプルの host.cpp を見ても、TEST PASSED か TEST FAILED を表示する仕様のようだ。
Xilinx/Vitis_Accel_Exampleshello_world サンプルの src ディレクトリの host.cpp の一部を引用する。
Vitis_Accel_Examples_37_191121.png

これで、多少疑問点もあるが、Vitis でUltra96-V2 のアクセラレーション・プラットフォームを作成して、Ultra96-V2 のVitis アクセラレーション・プラットフォームを使用して、Xilinx/Vitis_Accel_Exampleshello_world サンプルを動作させることができた。
とっても嬉しい。。。

最後に init.sh を起動した時のログを貼っておく。

root@ultra96v2_min:/run/media/mmcblk0p1# ./init.sh 
[  508.084360] [drm] Pid 2202 opened device
[  508.088315] [drm] Pid 2202 closed device
[  508.103272] [drm] Pid 2202 opened device
Found Platform
Platform Name: Xilinx
INFO: Reading ./build_dir.hw.ultra96v2_min/vadd.xclbin
Loading: './build_dir.hw.ultra96v2_min/vadd.xclbin'
Trying to program device[0]: edge
[  508.425398] [drm] Finding IP_LAYOUT section header
[  508.425410] [drm] Section IP_LAYOUT details:
[  508.430222] [drm]   offset = 0x54fcf8
[  508.434485] [drm]   size = 0x58
[  508.438146] [drm] Finding DEBUG_IP_LAYOUT section header
[  508.441275] [drm] AXLF section DEBUG_IP_LAYOUT header not found
[  508.446582] [drm] Finding CONNECTIVITY section header
[  508.452495] [drm] Section CONNECTIVITY details:
[  508.457539] [drm]   offset = 0x54fd50
[  508.462060] [drm]   size = 0x28
[  508.465713] [drm] Finding MEM_TOPOLOGY section header
[  508.468850] [drm] Section MEM_TOPOLOGY details:
[  508.473891] [drm]   offset = 0x54fc00
[  508.478414] [drm]   size = 0xf8
[  508.483568] [drm] No ERT scheduler on MPSoC, using KDS
[  508.492196] [drm] Fail to install CU 0 interrupt handler: -22. Fall back to polling mode.
[  508.500373] [drm] scheduler config ert(0)
[  508.500376] [drm]   cus(1)
[  508.504376] [drm]   slots(16)
[  508.507076] [drm]   num_cu_masks(1)
[  508.510038] [drm]   cu_shift(16)
[  508.513510] [drm]   cu_base(0xa0000000)
Device[0]: program successful!
TEST PASSED
[  508.516728] [drm]   polling(1)
[  508.533040] [drm] zocl_free_userptr_bo: obj 0x00000000477b200d
[  508.536152] [drm] zocl_free_userptr_bo: obj 0x00000000e86ec7cd
[  508.542003] [drm] zocl_free_userptr_bo: obj 0x0000000073e8a3a0
[  508.604948] [drm] Pid 2202 closed device

  1. 2019年11月21日 04:24 |
  2. Vitis
  3. | トラックバック:0
  4. | コメント:0

Vitis_Accel_Examples の hello_world サンプルをUltra96V2 のプラットフォームでやってみる4

Vitis_Accel_Examples の hello_world サンプルをUltra96V2 のプラットフォームでやってみる3”の続き。

前回は、TARGET=hw でビルドした時に”ERROR: [CFGEN 83-2299] Clock ID 0 must exist. Please correct the targetted platform.”というエラーが出てしまったので、そのエラーを解消したが、cp コマンドでエラーになってしまった。今回は、そのエラーの行を Makefile から削除して、make してみた。そして、sd_card ディレクトリを SDカードの第1パーティションに書いて、また、sysroot の aarch64-xilinx-linux ディレクトリを第2パーティションに書いた。SDカードをUltra96V2 に挿入して、PetaLinux を起動した。

hello_world ディレクトリの Makefile の cp の行をコメントアウトした。
Vitis_Accel_Examples_23_191118.png

これで、もう一度、make を実行した。
make all TARGET=hw DEVICE=ultra96v2_min HOST_ARCH=aarch64 SYSROOT=/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux/
Vitis_Accel_Examples_24_191118.png

hello_world/sd_card ディレクトリの内容を示す。
Vitis_Accel_Examples_25_191118.png

これだと、少なくとも image.ub が足りない。
hello_world/build_dir.hw.ultra96v2_min/sd_card に image.ub がある。
image.ub と hello_world/sd_card ディレクトリの内容を SD カードの第1パーティションにコピーした。
Vitis_Accel_Examples_26_191119.png

SDカードの第2パーティションの内容を消去して、プラットフォームの sysroot の内容をコピーした。(Vitis/2019.2/platforms/ultra96v2_min/sw/ultra96v2_min/linux_domain/sysroot/aarch64-xilinx-linux)
Vitis_Accel_Examples_27_191119.png

Vitis_Accel_Examples_28_191119.png

SDカードをUltra96V2 に挿入して、電源ON すると PetaLinux が立ち上がった。
Vitis_Accel_Examples_29_191120.png

SDカードの第1パーティションに移動した。
cd /run/media/mmcblk0p1/
init.sh を見たところ起動コマンドだった。
root@ultra96v2_min:/run/media/mmcblk0p1# more init.sh
./host ./build_dir.hw.ultra96v2_min/vadd.xclbin

init.sh 起動コマンドを動作させたところ、XILINX_XRT not set で liboclxdp.so が無いと言われた。
./init.sh
Vitis_Accel_Examples_30_191120.png

ログを示す。

root@ultra96v2_min:/run/media/mmcblk0p1# ./init.sh
XRT build version: 2.3.0
Build hash: 7e3540d2707443d8c824669ef4272b33ce2f9ba4
Build date: 2019-10-22 07:31:35
Git branch: 2019.2
PID: 2371
UID: 0
[Thu Jan 1 00:02:41 1970]
HOST: ultra96v2_min
EXE: /run/media/mmcblk0p1/host
[XRT] ERROR: Library liboclxdp.so not found! XILINX_XRT not set
[XRT] ERROR: XILINX_XRT must be set
[XRT] ERROR: XILINX_XRT must be set
..//common/includes/xcl2/xcl2.cpp:40 Error calling err = cl::Platform::get(&platforms), error code is: -1001


liboclxdp.so は /usr/lib にあった。/lib は追加されるようなので、XILINX_XRT に /usr を設定した。
export XILINX_XRT=/usr
もう一度、init.sh 起動コマンドを動作させたところ、XRT にデバイスが無いと言われた。
./init.sh
Vitis_Accel_Examples_31_191120.png

ログを貼っておく。

結局、動作しなかった。この後、どうすればXRT がデバイスを検出するかが分からないな。。。

root@ultra96v2_min:/run/media/mmcblk0p1# ./init.sh
XRT build version: 2.3.0
Build hash: 7e3540d2707443d8c824669ef4272b33ce2f9ba4
Build date: 2019-10-22 07:31:35
Git branch: 2019.2
PID: 2380
UID: 0
[Thu Jan 1 00:05:03 1970]
HOST: ultra96v2_min
EXE: /run/media/mmcblk0p1/host
[XRT] WARNING: No devices found
[XRT] ERROR: No devices found
[XRT] ERROR: No devices found
[XRT] ERROR: No devices found
..//common/includes/xcl2/xcl2.cpp:40 Error calling err = cl::Platform::get(&platforms), error code is: -1001



PetaLinux の起動ログを貼っておく。

Xilinx Zynq MP First Stage Boot Loader 
Release 2019.2   Nov 17 2019  -  19:30:30
NOTICE:  ATF running on XCZU3EG/silicon v4/RTL5.1 at 0xfffea000
NOTICE:  BL31: Secure code at 0x0
NOTICE:  BL31: Non secure code at 0x8000000
NOTICE:  BL31: v2.0(release):xilinx-v2019.1-12-g713dace9
NOTICE:  BL31: Built : 19:28:16, Nov 17 2019
PMUFW: v1.1


U-Boot 2019.01 (Nov 17 2019 - 19:28:49 +0000)

Board: Xilinx ZynqMP
DRAM:  2 GiB
usb dr_mode not found
usb dr_mode not found
EL Level: EL2
Chip ID: zu3eg
MMC:   mmc@ff160000: 0, mmc@ff170000: 1
Loading Environment from FAT... *** Warning - bad CRC, using default environment

In:    serial@ff010000
Out:   serial@ff010000
Err:   serial@ff010000
Board: Xilinx ZynqMP
Bootmode: SD_MODE
Reset reason: EXTERNAL 
U-BOOT for ultra96v2_min

Hit any key to stop autoboot:  0 
Device: mmc@ff160000
Manufacturer ID: 74
OEM: 4a60
Name: USD   
Bus Speed: 50000000
Mode : SD High Speed (50MHz)
Rd Block Len: 512
SD version 3.0
High Capacity: Yes
Capacity: 7.5 GiB
Bus Width: 4-bit
Erase Group Size: 512 Bytes
18112496 bytes read in 1305 ms (13.2 MiB/s)
## Loading kernel from FIT Image at 10000000 ...
   Using 'conf@system-top.dtb' configuration
   Trying 'kernel@1' kernel subimage
     Description:  Linux kernel
     Type:         Kernel Image
     Compression:  uncompressed
     Data Start:   0x100000f8
     Data Size:    18080256 Bytes = 17.2 MiB
     Architecture: AArch64
     OS:           Linux
     Load Address: 0x00080000
     Entry Point:  0x00080000
     Hash algo:    sha1
     Hash value:   e731f698a6f475f6bfcba5559661fc24b07061c1
   Verifying Hash Integrity ... sha1+ OK
## Loading fdt from FIT Image at 10000000 ...
   Using 'conf@system-top.dtb' configuration
   Trying 'fdt@system-top.dtb' fdt subimage
     Description:  Flattened Device Tree blob
     Type:         Flat Device Tree
     Compression:  uncompressed
     Data Start:   0x1113e3fc
     Data Size:    30333 Bytes = 29.6 KiB
     Architecture: AArch64
     Hash algo:    sha1
     Hash value:   23c5de85dbb7d7a5d4e7bba9285b81eb959b8ed0
   Verifying Hash Integrity ... sha1+ OK
   Booting using the fdt blob at 0x1113e3fc
   Loading Kernel Image ... OK
   Loading Device Tree to 0000000007ff5000, end 0000000007fff67c ... OK

Starting kernel ...

[    0.000000] Booting Linux on physical CPU 0x0000000000 [0x410fd034]
[    0.000000] Linux version 4.19.0-xilinx-v2019.2 (oe-user@oe-host) (gcc version 8.2.0 (GCC)) #1 SMP Sat Nov 16 21:03:15 UTC 2019
[    0.000000] Machine model: xlnx,zynqmp
[    0.000000] earlycon: cdns0 at MMIO 0x00000000ff010000 (options '115200n8')
[    0.000000] bootconsole [cdns0] enabled
[    0.000000] efi: Getting EFI parameters from FDT:
[    0.000000] efi: UEFI not found.
[    0.000000] cma: Reserved 1024 MiB at 0x000000003fc00000
[    0.000000] psci: probing for conduit method from DT.
[    0.000000] psci: PSCIv1.1 detected in firmware.
[    0.000000] psci: Using standard PSCI v0.2 function IDs
[    0.000000] psci: MIGRATE_INFO_TYPE not supported.
[    0.000000] psci: SMC Calling Convention v1.1
[    0.000000] random: get_random_bytes called from start_kernel+0x94/0x3f8 with crng_init=0
[    0.000000] percpu: Embedded 22 pages/cpu @(____ptrval____) s52568 r8192 d29352 u90112
[    0.000000] Detected VIPT I-cache on CPU0
[    0.000000] CPU features: enabling workaround for ARM erratum 845719
[    0.000000] Speculative Store Bypass Disable mitigation not required
[    0.000000] CPU features: detected: Kernel page table isolation (KPTI)
[    0.000000] Built 1 zonelists, mobility grouping on.  Total pages: 516867
[    0.000000] Kernel command line: earlycon console=ttyPS0,115200 clk_ignore_unused root=/dev/mmcblk0p2 rw rootwait
[    0.000000] Dentry cache hash table entries: 262144 (order: 9, 2097152 bytes)
[    0.000000] Inode-cache hash table entries: 131072 (order: 8, 1048576 bytes)
[    0.000000] Memory: 997048K/2096128K available (10748K kernel code, 632K rwdata, 5408K rodata, 832K init, 511K bss, 50504K reserved, 1048576K cma-reserved)
[    0.000000] rcu: Hierarchical RCU implementation.
[    0.000000] rcu:  RCU event tracing is enabled.
[    0.000000] rcu:  RCU restricting CPUs from NR_CPUS=8 to nr_cpu_ids=4.
[    0.000000] rcu: Adjusting geometry for rcu_fanout_leaf=16, nr_cpu_ids=4
[    0.000000] NR_IRQS: 64, nr_irqs: 64, preallocated irqs: 0
[    0.000000] GIC: Adjusting CPU interface base to 0x00000000f902f000
[    0.000000] GIC: Using split EOI/Deactivate mode
[    0.000000] arch_timer: cp15 timer(s) running at 100.00MHz (phys).
[    0.000000] clocksource: arch_sys_counter: mask: 0xffffffffffffff max_cycles: 0x171024e7e0, max_idle_ns: 440795205315 ns
[    0.000004] sched_clock: 56 bits at 100MHz, resolution 10ns, wraps every 4398046511100ns
[    0.008329] Console: colour dummy device 80x25
[    0.012484] Calibrating delay loop (skipped), value calculated using timer frequency.. 200.00 BogoMIPS (lpj=400000)
[    0.022839] pid_max: default: 32768 minimum: 301
[    0.027550] Mount-cache hash table entries: 4096 (order: 3, 32768 bytes)
[    0.034093] Mountpoint-cache hash table entries: 4096 (order: 3, 32768 bytes)
[    0.042099] ASID allocator initialised with 32768 entries
[    0.046597] rcu: Hierarchical SRCU implementation.
[    0.051583] EFI services will not be available.
[    0.055933] smp: Bringing up secondary CPUs ...
[    0.060614] Detected VIPT I-cache on CPU1
[    0.060655] CPU1: Booted secondary processor 0x0000000001 [0x410fd034]
[    0.060998] Detected VIPT I-cache on CPU2
[    0.061018] CPU2: Booted secondary processor 0x0000000002 [0x410fd034]
[    0.061329] Detected VIPT I-cache on CPU3
[    0.061349] CPU3: Booted secondary processor 0x0000000003 [0x410fd034]
[    0.061393] smp: Brought up 1 node, 4 CPUs
[    0.095756] SMP: Total of 4 processors activated.
[    0.100430] CPU features: detected: 32-bit EL0 Support
[    0.108144] CPU: All CPU(s) started at EL2
[    0.109610] alternatives: patching kernel code
[    0.115362] devtmpfs: initialized
[    0.120904] clocksource: jiffies: mask: 0xffffffff max_cycles: 0xffffffff, max_idle_ns: 7645041785100000 ns
[    0.126999] futex hash table entries: 1024 (order: 4, 65536 bytes)
[    0.159009] xor: measuring software checksum speed
[    0.197371]    8regs     :  2375.000 MB/sec
[    0.237399]    8regs_prefetch:  2052.000 MB/sec
[    0.277429]    32regs    :  2725.000 MB/sec
[    0.317461]    32regs_prefetch:  2309.000 MB/sec
[    0.317506] xor: using function: 32regs (2725.000 MB/sec)
[    0.321809] pinctrl core: initialized pinctrl subsystem
[    0.327864] NET: Registered protocol family 16
[    0.331770] audit: initializing netlink subsys (disabled)
[    0.336902] audit: type=2000 audit(0.284:1): state=initialized audit_enabled=0 res=1
[    0.344461] vdso: 2 pages (1 code @ (____ptrval____), 1 data @ (____ptrval____))
[    0.344469] hw-breakpoint: found 6 breakpoint and 4 watchpoint registers.
[    0.359484] DMA: preallocated 256 KiB pool for atomic allocations
[    0.379566] HugeTLB registered 2.00 MiB page size, pre-allocated 0 pages
[    0.448864] raid6: int64x1  gen()   445 MB/s
[    0.516860] raid6: int64x1  xor()   451 MB/s
[    0.584986] raid6: int64x2  gen()   680 MB/s
[    0.653010] raid6: int64x2  xor()   599 MB/s
[    0.721064] raid6: int64x4  gen()   980 MB/s
[    0.789154] raid6: int64x4  xor()   737 MB/s
[    0.857225] raid6: int64x8  gen()  1162 MB/s
[    0.925273] raid6: int64x8  xor()   759 MB/s
[    0.993381] raid6: neonx1   gen()   735 MB/s
[    1.061423] raid6: neonx1   xor()   880 MB/s
[    1.129490] raid6: neonx2   gen()  1129 MB/s
[    1.197547] raid6: neonx2   xor()  1173 MB/s
[    1.265632] raid6: neonx4   gen()  1479 MB/s
[    1.333689] raid6: neonx4   xor()  1417 MB/s
[    1.401776] raid6: neonx8   gen()  1536 MB/s
[    1.469823] raid6: neonx8   xor()  1459 MB/s
[    1.469864] raid6: using algorithm neonx8 gen() 1536 MB/s
[    1.473809] raid6: .... xor() 1459 MB/s, rmw enabled
[    1.478745] raid6: using neon recovery algorithm
[    1.484308] SCSI subsystem initialized
[    1.487273] usbcore: registered new interface driver usbfs
[    1.492536] usbcore: registered new interface driver hub
[    1.497811] usbcore: registered new device driver usb
[    1.502867] media: Linux media interface: v0.10
[    1.507317] videodev: Linux video capture interface: v2.00
[    1.512767] pps_core: LinuxPPS API ver. 1 registered
[    1.517671] pps_core: Software ver. 5.3.6 - Copyright 2005-2007 Rodolfo Giometti <giometti@linux.it>
[    1.526765] PTP clock support registered
[    1.530664] EDAC MC: Ver: 3.0.0
[    1.534268] zynqmp-ipi-mbox mailbox@ff990400: Probed ZynqMP IPI Mailbox driver.
[    1.541393] FPGA manager framework
[    1.544577] Advanced Linux Sound Architecture Driver Initialized.
[    1.550829] Bluetooth: Core ver 2.22
[    1.554017] NET: Registered protocol family 31
[    1.558413] Bluetooth: HCI device and connection manager initialized
[    1.564731] Bluetooth: HCI socket layer initialized
[    1.569572] Bluetooth: L2CAP socket layer initialized
[    1.574610] Bluetooth: SCO socket layer initialized
[    1.579884] clocksource: Switched to clocksource arch_sys_counter
[    1.585605] VFS: Disk quotas dquot_6.6.0
[    1.589431] VFS: Dquot-cache hash table entries: 512 (order 0, 4096 bytes)
[    1.601316] NET: Registered protocol family 2
[    1.601795] tcp_listen_portaddr_hash hash table entries: 1024 (order: 2, 16384 bytes)
[    1.608362] TCP established hash table entries: 16384 (order: 5, 131072 bytes)
[    1.615607] TCP bind hash table entries: 16384 (order: 6, 262144 bytes)
[    1.622433] TCP: Hash tables configured (established 16384 bind 16384)
[    1.628668] UDP hash table entries: 1024 (order: 3, 32768 bytes)
[    1.634572] UDP-Lite hash table entries: 1024 (order: 3, 32768 bytes)
[    1.641079] NET: Registered protocol family 1
[    1.645527] RPC: Registered named UNIX socket transport module.
[    1.651147] RPC: Registered udp transport module.
[    1.655813] RPC: Registered tcp transport module.
[    1.660484] RPC: Registered tcp NFSv4.1 backchannel transport module.
[    1.667740] hw perfevents: no interrupt-affinity property for /pmu, guessing.
[    1.674153] hw perfevents: enabled with armv8_pmuv3 PMU driver, 7 counters available
[    1.682706] Initialise system trusted keyrings
[    1.686163] workingset: timestamp_bits=62 max_order=19 bucket_order=0
[    1.693325] NFS: Registering the id_resolver key type
[    1.697521] Key type id_resolver registered
[    1.701660] Key type id_legacy registered
[    1.705643] nfs4filelayout_init: NFSv4 File Layout Driver Registering...
[    1.712314] jffs2: version 2.2. (NAND) © 2001-2006 Red Hat, Inc.
[    2.800459] NET: Registered protocol family 38
[    2.858505] Key type asymmetric registered
[    2.858547] Asymmetric key parser 'x509' registered
[    2.861851] Block layer SCSI generic (bsg) driver version 0.4 loaded (major 247)
[    2.869168] io scheduler noop registered
[    2.873056] io scheduler deadline registered
[    2.877327] io scheduler cfq registered (default)
[    2.881967] io scheduler mq-deadline registered
[    2.886464] io scheduler kyber registered
[    2.923758] Serial: 8250/16550 driver, 4 ports, IRQ sharing disabled
[    2.928220] cacheinfo: Unable to detect cache hierarchy for CPU 0
[    2.936106] brd: module loaded
[    2.941291] loop: module loaded
[    2.942259] mtdoops: mtd device (mtddev=name/number) must be supplied
[    2.946844] libphy: Fixed MDIO Bus: probed
[    2.950748] tun: Universal TUN/TAP device driver, 1.6
[    2.954457] CAN device driver interface
[    2.959118] usbcore: registered new interface driver asix
[    2.963497] usbcore: registered new interface driver ax88179_178a
[    2.969540] usbcore: registered new interface driver cdc_ether
[    2.975333] usbcore: registered new interface driver net1080
[    2.980955] usbcore: registered new interface driver cdc_subset
[    2.986836] usbcore: registered new interface driver zaurus
[    2.992385] usbcore: registered new interface driver cdc_ncm
[    2.998578] ehci_hcd: USB 2.0 'Enhanced' Host Controller (EHCI) Driver
[    3.004461] ehci-pci: EHCI PCI platform driver
[    3.009162] usbcore: registered new interface driver uas
[    3.014182] usbcore: registered new interface driver usb-storage
[    3.020762] rtc_zynqmp ffa60000.rtc: rtc core: registered ffa60000.rtc as rtc0
[    3.027354] i2c /dev entries driver
[    3.032392] usbcore: registered new interface driver uvcvideo
[    3.036464] USB Video Class driver (1.1.1)
[    3.041341] Bluetooth: HCI UART driver ver 2.3
[    3.044949] Bluetooth: HCI UART protocol H4 registered
[    3.050045] Bluetooth: HCI UART protocol BCSP registered
[    3.055345] Bluetooth: HCI UART protocol LL registered
[    3.060425] Bluetooth: HCI UART protocol ATH3K registered
[    3.065804] Bluetooth: HCI UART protocol Three-wire (H5) registered
[    3.072057] Bluetooth: HCI UART protocol Intel registered
[    3.077397] Bluetooth: HCI UART protocol QCA registered
[    3.082602] usbcore: registered new interface driver bcm203x
[    3.088222] usbcore: registered new interface driver bpa10x
[    3.093756] usbcore: registered new interface driver bfusb
[    3.099206] usbcore: registered new interface driver btusb
[    3.104626] Bluetooth: Generic Bluetooth SDIO driver ver 0.1
[    3.110300] usbcore: registered new interface driver ath3k
[    3.115833] EDAC MC: ECC not enabled
[    3.119388] EDAC DEVICE0: Giving out device to module edac controller cache_err: DEV edac (POLLED)
[    3.128338] EDAC DEVICE1: Giving out device to module zynqmp-ocm-edac controller zynqmp_ocm: DEV ff960000.memory-controller (INTERRUPT)
[    3.140534] sdhci: Secure Digital Host Controller Interface driver
[    3.146406] sdhci: Copyright(c) Pierre Ossman
[    3.150730] sdhci-pltfm: SDHCI platform and OF driver helper
[    3.156694] ledtrig-cpu: registered to indicate activity on CPUs
[    3.162378] zynqmp_firmware_probe Platform Management API v1.1
[    3.168123] zynqmp_firmware_probe Trustzone version v1.0
[    3.197015] zynqmp_clk_mux_get_parent() getparent failed for clock: lpd_wdt, ret = -22
[    3.199769] alg: No test for xilinx-zynqmp-aes (zynqmp-aes)
[    3.204843] zynqmp_aes zynqmp_aes: AES Successfully Registered
[    3.204843] 
[    3.212364] alg: No test for xilinx-keccak-384 (zynqmp-keccak-384)
[    3.218486] alg: No test for xilinx-zynqmp-rsa (zynqmp-rsa)
[    3.224146] usbcore: registered new interface driver usbhid
[    3.229386] usbhid: USB HID core driver
[    3.233354] xlnk xlnk: Major 243
[    3.236532] xlnk xlnk: xlnk driver loaded
[    3.240374] xlnk xlnk: xlnk_pdev is not null
[    3.247025] fpga_manager fpga0: Xilinx ZynqMP FPGA Manager registered
[    3.251426] usbcore: registered new interface driver snd-usb-audio
[    3.258118] pktgen: Packet Generator for packet performance testing. Version: 2.75
[    3.265157] Initializing XFRM netlink socket
[    3.269015] NET: Registered protocol family 10
[    3.273782] Segment Routing with IPv6
[    3.277064] sit: IPv6, IPv4 and MPLS over IPv4 tunneling driver
[    3.283245] NET: Registered protocol family 17
[    3.287264] NET: Registered protocol family 15
[    3.291682] bridge: filtering via arp/ip/ip6tables is no longer available by default. Update your scripts to load br_netfilter if you need this.
[    3.304609] can: controller area network core (rev 20170425 abi 9)
[    3.310737] NET: Registered protocol family 29
[    3.315109] can: raw protocol (rev 20170425)
[    3.319345] can: broadcast manager protocol (rev 20170425 t)
[    3.324971] can: netlink gateway (rev 20170425) max_hops=1
[    3.330803] Bluetooth: RFCOMM TTY layer initialized
[    3.335269] Bluetooth: RFCOMM socket layer initialized
[    3.340380] Bluetooth: RFCOMM ver 1.11
[    3.344088] Bluetooth: BNEP (Ethernet Emulation) ver 1.3
[    3.349359] Bluetooth: BNEP filters: protocol multicast
[    3.354552] Bluetooth: BNEP socket layer initialized
[    3.359480] Bluetooth: HIDP (Human Interface Emulation) ver 1.2
[    3.365364] Bluetooth: HIDP socket layer initialized
[    3.370447] 9pnet: Installing 9P2000 support
[    3.374552] Key type dns_resolver registered
[    3.379287] registered taskstats version 1
[    3.382840] Loading compiled-in X.509 certificates
[    3.388013] Btrfs loaded, crc32c=crc32c-generic
[    3.399778] ff000000.serial: ttyPS1 at MMIO 0xff000000 (irq = 40, base_baud = 6249999) is a xuartps
[    3.403916] ff010000.serial: ttyPS0 at MMIO 0xff010000 (irq = 41, base_baud = 6249999) is a xuartps
[    3.417915] console [ttyPS0] enabled
[    3.417915] console [ttyPS0] enabled
[    3.421517] bootconsole [cdns0] disabled
[    3.421517] bootconsole [cdns0] disabled
[    3.429649] of-fpga-region fpga-full: FPGA Region probed
[    3.439142] xilinx-dpdma fd4c0000.dma: Xilinx DPDMA engine is probed
[    3.445760] xilinx-zynqmp-dma fd500000.dma: ZynqMP DMA driver Probe success
[    3.452891] xilinx-zynqmp-dma fd510000.dma: ZynqMP DMA driver Probe success
[    3.460017] xilinx-zynqmp-dma fd520000.dma: ZynqMP DMA driver Probe success
[    3.467132] xilinx-zynqmp-dma fd530000.dma: ZynqMP DMA driver Probe success
[    3.474241] xilinx-zynqmp-dma fd540000.dma: ZynqMP DMA driver Probe success
[    3.481356] xilinx-zynqmp-dma fd550000.dma: ZynqMP DMA driver Probe success
[    3.488475] xilinx-zynqmp-dma fd560000.dma: ZynqMP DMA driver Probe success
[    3.495593] xilinx-zynqmp-dma fd570000.dma: ZynqMP DMA driver Probe success
[    3.502787] xilinx-zynqmp-dma ffa80000.dma: ZynqMP DMA driver Probe success
[    3.509906] xilinx-zynqmp-dma ffa90000.dma: ZynqMP DMA driver Probe success
[    3.517020] xilinx-zynqmp-dma ffaa0000.dma: ZynqMP DMA driver Probe success
[    3.524141] xilinx-zynqmp-dma ffab0000.dma: ZynqMP DMA driver Probe success
[    3.531257] xilinx-zynqmp-dma ffac0000.dma: ZynqMP DMA driver Probe success
[    3.538372] xilinx-zynqmp-dma ffad0000.dma: ZynqMP DMA driver Probe success
[    3.545491] xilinx-zynqmp-dma ffae0000.dma: ZynqMP DMA driver Probe success
[    3.552611] xilinx-zynqmp-dma ffaf0000.dma: ZynqMP DMA driver Probe success
[    3.559986] xilinx-psgtr fd400000.zynqmp_phy: Lane:1 type:8 protocol:4 pll_locked:yes
[    3.570955] xilinx-dp-snd-codec fd4a0000.zynqmp-display:zynqmp_dp_snd_codec0: Xilinx DisplayPort Sound Codec probed
[    3.581708] xilinx-dp-snd-pcm zynqmp_dp_snd_pcm0: Xilinx DisplayPort Sound PCM probed
[    3.589767] xilinx-dp-snd-pcm zynqmp_dp_snd_pcm1: Xilinx DisplayPort Sound PCM probed
[    3.598721] xilinx-dp-snd-card fd4a0000.zynqmp-display:zynqmp_dp_snd_card: xilinx-dp-snd-codec-dai <-> xilinx-dp-snd-codec-dai mapping ok
[    3.611228] xilinx-dp-snd-card fd4a0000.zynqmp-display:zynqmp_dp_snd_card: xilinx-dp-snd-codec-dai <-> xilinx-dp-snd-codec-dai mapping ok
[    3.623995] xilinx-dp-snd-card fd4a0000.zynqmp-display:zynqmp_dp_snd_card: Xilinx DisplayPort Sound Card probed
[    3.634220] OF: graph: no port node found in /amba/zynqmp-display@fd4a0000
[    3.641298] [drm] Supports vblank timestamp caching Rev 2 (21.10.2013).
[    3.647904] [drm] No driver support for vblank timestamp query.
[    3.653909] xlnx-drm xlnx-drm.0: bound fd4a0000.zynqmp-display (ops 0xffffff8008bbea78)
[    4.739899] [drm] Cannot find any crtc or sizes
[    4.744700] [drm] Initialized xlnx 1.0.0 20130509 for fd4a0000.zynqmp-display on minor 0
[    4.752801] zynqmp-display fd4a0000.zynqmp-display: ZynqMP DisplayPort Subsystem driver probed
[    4.762922] xilinx-axipmon ffa00000.perf-monitor: Probed Xilinx APM
[    4.769465] xilinx-axipmon fd0b0000.perf-monitor: Probed Xilinx APM
[    4.775978] xilinx-axipmon fd490000.perf-monitor: Probed Xilinx APM
[    4.782475] xilinx-axipmon ffa10000.perf-monitor: Probed Xilinx APM
[    4.788993] dwc3-of-simple ff9d0000.usb0: dwc3_simple_set_phydata: Can't find usb3-phy
[    4.797415] dwc3 fe200000.dwc3: Failed to get clk 'ref': -2
[    4.803747] dwc3-of-simple ff9e0000.usb1: dwc3_simple_set_phydata: Can't find usb3-phy
[    4.812080] dwc3 fe300000.dwc3: Failed to get clk 'ref': -2
[    4.819141] cdns-i2c ff030000.i2c: 400 kHz mmio ff030000 irq 30
[    4.825447] cdns-wdt fd4d0000.watchdog: Xilinx Watchdog Timer with timeout 60s
[    4.832898] cdns-wdt ff150000.watchdog: Xilinx Watchdog Timer with timeout 10s
[    4.840878] xhci-hcd xhci-hcd.0.auto: xHCI Host Controller
[    4.846378] xhci-hcd xhci-hcd.0.auto: new USB bus registered, assigned bus number 1
[    4.854989] xhci-hcd xhci-hcd.0.auto: hcc params 0x0238f625 hci version 0x100 quirks 0x0000000202010010
[    4.864403] xhci-hcd xhci-hcd.0.auto: irq 50, io mem 0xfe300000
[    4.870592] usb usb1: New USB device found, idVendor=1d6b, idProduct=0002, bcdDevice= 4.19
[    4.878852] usb usb1: New USB device strings: Mfr=3, Product=2, SerialNumber=1
[    4.886071] usb usb1: Product: xHCI Host Controller
[    4.890938] usb usb1: Manufacturer: Linux 4.19.0-xilinx-v2019.2 xhci-hcd
[    4.897630] usb usb1: SerialNumber: xhci-hcd.0.auto
[    4.902887] hub 1-0:1.0: USB hub found
[    4.906656] hub 1-0:1.0: 1 port detected
[    4.910788] xhci-hcd xhci-hcd.0.auto: xHCI Host Controller
[    4.916278] xhci-hcd xhci-hcd.0.auto: new USB bus registered, assigned bus number 2
[    4.923950] xhci-hcd xhci-hcd.0.auto: Host supports USB 3.0  SuperSpeed
[    4.930572] mmc0: SDHCI controller on ff160000.mmc [ff160000.mmc] using ADMA 64-bit
[    4.938403] usb usb2: We don't know the algorithms for LPM for this host, disabling LPM.
[    4.947276] usb usb2: New USB device found, idVendor=1d6b, idProduct=0003, bcdDevice= 4.19
[    4.955540] usb usb2: New USB device strings: Mfr=3, Product=2, SerialNumber=1
[    4.962757] usb usb2: Product: xHCI Host Controller
[    4.967625] usb usb2: Manufacturer: Linux 4.19.0-xilinx-v2019.2 xhci-hcd
[    4.974317] usb usb2: SerialNumber: xhci-hcd.0.auto
[    4.979473] hub 2-0:1.0: USB hub found
[    4.983237] hub 2-0:1.0: 1 port detected
[    5.018560] mmc1: SDHCI controller on ff170000.mmc [ff170000.mmc] using ADMA 64-bit
[    5.029479] mmc0: new high speed SDHC card at address 59b4
[    5.035654] mmcblk0: mmc0:59b4 USD   7.51 GiB 
[    5.043624] rtc_zynqmp ffa60000.rtc: setting system clock to 1970-01-01 00:00:08 UTC (8)
[    5.051724] of_cfs_init
[    5.054205] of_cfs_init: OK
[    5.057120] cfg80211: Loading compiled-in X.509 certificates for regulatory database
[    5.065806]  mmcblk0: p1 p2
[    5.083717] mmc1: new high speed SDIO card at address 0001
[    5.196669] cfg80211: Loaded X.509 cert 'sforshee: 00b28ddf47aef9cea7'
[    5.203200] clk: Not disabling unused clocks
[    5.207469] ALSA device list:
[    5.210430]   #0: DisplayPort monitor
[    5.214516] platform regulatory.0: Direct firmware load for regulatory.db failed with error -2
[    5.223128] cfg80211: failed to load regulatory.db
[    5.243894] usb 1-1: new high-speed USB device number 2 using xhci-hcd
[    5.311520] EXT4-fs (mmcblk0p2): mounted filesystem with ordered data mode. Opts: (null)
[    5.319627] VFS: Mounted root (ext4 filesystem) on device 179:2.
[    5.332794] devtmpfs: mounted
[    5.336053] Freeing unused kernel memory: 832K
[    5.340535] Run /sbin/init as init process
[    5.396374] usb 1-1: New USB device found, idVendor=0424, idProduct=2744, bcdDevice= 2.05
[    5.404563] usb 1-1: New USB device strings: Mfr=1, Product=2, SerialNumber=0
[    5.411691] usb 1-1: Product: USB2744
[    5.415347] usb 1-1: Manufacturer: Microchip Tech
INIT: version 2.88 booting
[    5.474751] hub 1-1:1.0: USB hub found
[    5.478535] hub 1-1:1.0: 4 ports detected
[    5.509403] random: fast init done
Starting udev
[    5.827919] usb 1-1.4: new high-speed USB device number 3 using xhci-hcd
[    5.851917] [drm] Cannot find any crtc or sizes
[    5.934260] udevd[1783]: starting version 3.2.5
[    5.936653] usb 1-1.4: New USB device found, idVendor=0424, idProduct=2740, bcdDevice= 2.00
[    5.945259] random: udevd: uninitialized urandom read (16 bytes read)
[    5.947141] usb 1-1.4: New USB device strings: Mfr=1, Product=2, SerialNumber=0
[    5.954224] random: udevd: uninitialized urandom read (16 bytes read)
[    5.960855] usb 1-1.4: Product: Hub Controller
[    5.960860] usb 1-1.4: Manufacturer: Microchip Tech
[    5.967936] random: udevd: uninitialized urandom read (16 bytes read)
[    6.022538] udevd[1784]: starting eudev-3.2.5
[    6.620884] FAT-fs (mmcblk0p1): Volume was not properly unmounted. Some data may be corrupt. Please run fsck.
[    6.671295] EXT4-fs (mmcblk0p2): re-mounted. Opts: (null)
[    8.094115] urandom_read: 4 callbacks suppressed
[    8.094121] random: dd: uninitialized urandom read (512 bytes read)
Configuring packages on first boot....
 (This may take several minutes. Please do not power off the machine.)
Running postinst /etc/rpm-postinsts/100-xrt...
[   10.324545] INFO: Creating ICD entry for Xilinx Platform
Running postinst /etc/rpm-postinsts/101-sysvinit-inittab...
Running postinst /etc/rpm-postinsts/102-libmali-xlnx...
[   10.508872] update-alternatives: Linking /usr/lib/libMali.so.9.0 to /usr/lib/x11/libMali.so.9.0
[   10.562599] random: ln: uninitialized urandom read (6 bytes read)
[   10.569434] update-alternatives: Linking /usr/lib/libMali.so.9.0 to /usr/lib/x11/libMali.so.9.0
[   10.606313] Warn: update-alternatives: libmali-xlnx has multiple providers with the same priority, please check /usr/lib/opkg/alternatives/libmali-xlnx for details
[   10.638197] random: ln: uninitialized urandom read (6 bytes read)
[   10.645010] update-alternatives: Linking /usr/lib/libMali.so.9.0 to /usr/lib/x11/libMali.so.9.0
[   10.699216] update-alternatives: Linking /usr/lib/libMali.so.9.0 to /usr/lib/x11/libMali.so.9.0
update-rc.d: /etc/init.d/run-postinsts exists during rc.d purge (continuing)
 Removing any system startup links for run-postinsts ...
  /etc/rcS.d/S99run-postinsts
INIT: Entering runlevel: 5
Configuring network interfaces... Cannot find device "eth0"
Starting system message bus: dbus.
Starting haveged: haveged: listening socket at 3
haveged: haveged starting up


Starting Dropbear SSH server: Generating 2048 bit rsa key, this may take a while...
haveged: haveged: ver: 1.9.4; arch: generic; vend: ; build: (gcc 8.2.0 CTV); collect: 128K

haveged: haveged: cpu: (VC); data: 16K (D); inst: 16K (D); idx: 11/40; sz: 15528/64688

haveged: haveged: tot tests(BA8): A:1/1 B:1/1 continuous tests(B):  last entropy estimate 8.00043

haveged: haveged: fills: 0, generated: 0 

[   11.832395] random: crng init done
Public key portion is:
ssh-rsa AAAAB3NzaC1yc2EAAAADAQABAAABAQClgIPUvRJMncuVZRLC/YwbsjRYKGDbnVqdOWuh/loLd2t8k3MzRVOzTiNu6inSj2+dcIHeXI0OqjuCqswJMPrUS8AebThSB3zosmkcToHAzPXnMBXVg9jQvEqiYFbY0Xfm24rm4CskNj49/1CiiO1xAhwWp7xiHUZ7prlC7gqzvxPRb6xaGfhAzxYYh8ONVR+hFLejuANuDRse6TUZsE0w+kVXGgm9z5NvCJvGdsvRrT2MPEKGtXHbwdi+cd8wquAYI9spVcSANmnPXKBUINF7YzKOWwe3KxmEd8UZw9gOZVykRw3J+DPjad3Ef7wjIzosPILCpPhPGq3slW421a6b root@ultra96v2_min
Fingerprint: sha1!! 83:dd:7f:48:6b:01:eb:90:4c:c0:3b:ba:0f:d0:1e:77:32:75:48:51
dropbear.
Starting internet superserver: inetd.
Starting syslogd/klogd: done
Starting tcf-agent: OK

PetaLinux 2019.2 ultra96v2_min /dev/ttyPS0

ultra96v2_min login: root

  1. 2019年11月20日 04:59 |
  2. Vitis
  3. | トラックバック:0
  4. | コメント:0

Vitis_Accel_Examples の hello_world サンプルをUltra96V2 のプラットフォームでやってみる3

Vitis_Accel_Examples の hello_world サンプルをUltra96V2 のプラットフォームでやってみる2”の続き。

前回は、xsa ファイル名からPetaLinux のプロジェクト名、Vitis でのプラットフォーム名をすべて ultra96v2_min で統一したら、hello_world サンプルのビルドが進んだが、TARGET=hw でビルドした時に”ERROR: [CFGEN 83-2299] Clock ID 0 must exist. Please correct the targetted platform.”というエラーが出てしまった。今回は、そのエラーの解消を試みた。

Vivado のブロックデザインで clock のID が 0 のものが必要ということだと思う。それはデフォルトのクロックなのではないだろうか?ということで、Vitis Unified Software Development Platform Documentation の Creating the Hardware Component の Declaring Platform (PFM) Interfaces and Properties の 5. を見ると

Set id = 0.

と書かれている。やはりデフォルトのクロックは id = 0 にする必要があるらしい? 早速やってみよう。

私のデザインでは、デフォルトのクロックは clk_out2 だが、id を見ると 2 になっていた。
Vitis_Accel_Examples_16_191118.png

id を 0 に変更した。
Vitis_Accel_Examples_17_191118.png

xsa ファイルを出力した。
cd /home/masaaki/HDL/Ultra96/Vitis_platform/2019.2/Ultra96V2_Platform1/
write_hw_platform -include_bit ultra96v2_min.xsa
validate_hw_platform ./ultra96v2_min.xsa

Vitis_Accel_Examples_18_191118.png

Vitis_Accel_Examples_19_191118.png

もう一度、PetaLinux でも ultra96v2_min プロジェクトで、
cd ultra96v2_min
petalinux-config --get-hw-description=~/HDL/Ultra96/Vitis_platform/2019.2/ultra96v2_min/

からやり直した。

Vitis 2019.2 では、ultra96v2_min プラットフォームを削除してもう一度、ultra96v2_min プラットフォームを作り直した。

その上で、もう一度、hello_world サンプルを make した。
make all TARGET=hw DEVICE=ultra96v2_min HOST_ARCH=aarch64 SYSROOT=/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux/

そうしたら、ビルドはだいたい終了して、いつもの cp のエラーまで進んだ。
Vitis_Accel_Examples_20_191118.png

hello_world ディレクトリの内容を示す。
Vitis_Accel_Examples_21_191118.png

hello_world/sd_card ディレクトリの内容を示す。
Vitis_Accel_Examples_22_191118.png

hello_world のビルドのログを示す。

masaaki@masaaki-H110M4-M01:~/Vitis_Work/Vitis_Accel_Examples/hello_world$ make all TARGET=hw DEVICE=ultra96v2_min HOST_ARCH=aarch64 SYSROOT=/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux/
/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/gnu/aarch64/lin/aarch64-linux/bin/aarch64-linux-gnu-g++ -I..//common/includes/xcl2 -I/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux//usr//include/xrt -I/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vivado/2019.2/include -Wall -O0 -g -std=c++11 -fmessage-length=0 ..//common/includes/xcl2/xcl2.cpp src/host.cpp  -o 'host'  -L/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux//usr//lib -lOpenCL -lpthread  -lrt -lstdc++  --sysroot=/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux/
mkdir -p ./build_dir.hw.ultra96v2_min
v++ -t hw --platform ultra96v2_min --save-temps  --temp_dir ./build_dir.hw.ultra96v2_min -l  -o'build_dir.hw.ultra96v2_min/vadd.xclbin' _x.hw.ultra96v2_min/vadd.xo
Option Map File Used: '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/data/vitis/vpp/optMap.xml'

****** v++ v2019.2 (64-bit)
  **** SW Build 2700185 on Thu Oct 24 18:45:48 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

INFO: [v++ 60-1306] Additional information associated with this v++ link can be found at:
 Reports: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/reports/link
 Log files: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/logs/link
Running Dispatch Server on port:42947
INFO: [v++ 60-1548] Creating build summary session with primary output /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/vadd.xclbin.link_summary, at Mon Nov 18 05:02:19 2019
INFO: [v++ 60-1316] Initiating connection to rulecheck server, at Mon Nov 18 05:02:19 2019
Running Rule Check Server on port:35157
INFO: [v++ 60-1315] Creating rulecheck session with output '/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/reports/link/v++_link_vadd_guidance.html', at Mon Nov 18 05:02:20 2019
INFO: [v++ 60-895]   Target platform: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/ultra96v2_min.xpfm
INFO: [v++ 60-1578]   This platform contains Xilinx Shell Archive '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/hw/ultra96v2_min.xsa'
INFO: [v++ 60-629] Linking for hardware target
INFO: [v++ 60-423]   Target device: ultra96v2_min
INFO: [v++ 60-1332] Run 'run_link' status: Not started
INFO: [v++ 60-1443] [05:02:20] Run run_link: Step system_link: Started
INFO: [v++ 60-1453] Command Line: system_link --xo /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/vadd.xo -keep --xpfm /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/ultra96v2_min.xpfm --target hw --output_dir /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int --temp_dir /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link
INFO: [v++ 60-1454] Run Directory: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/run_link
INFO: [SYSTEM_LINK 82-76] Reading emulation BD and HPFM information
INFO: [SYSTEM_LINK 60-1316] Initiating connection to rulecheck server, at Mon Nov 18 05:02:21 2019
INFO: [SYSTEM_LINK 82-70] Extracting xo v3 file /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/vadd.xo
INFO: [KernelCheck 83-118] 'vadd' kernel.xml and component.xml caseness discrepency is being corrected, S_AXI_CONTROL is being replaced by s_axi_control
INFO: [KernelCheck 83-118] 'in1' kernel.xml and component.xml caseness discrepency is being corrected, S_AXI_CONTROL is being replaced by s_axi_control
INFO: [KernelCheck 83-118] 'in2' kernel.xml and component.xml caseness discrepency is being corrected, S_AXI_CONTROL is being replaced by s_axi_control
INFO: [KernelCheck 83-118] 'out_r' kernel.xml and component.xml caseness discrepency is being corrected, S_AXI_CONTROL is being replaced by s_axi_control
INFO: [KernelCheck 83-118] 'size' kernel.xml and component.xml caseness discrepency is being corrected, S_AXI_CONTROL is being replaced by s_axi_control
INFO: [SYSTEM_LINK 82-53] Creating IP database /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/_sysl/.cdb/xd_ip_db.xml
INFO: [SYSTEM_LINK 82-38] [05:02:21] build_xd_ip_db started: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/bin/build_xd_ip_db -ip_search 0  -sds-pf /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/ultra96v2_min.hpfm -clkid 0 -ip /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/iprepo/xilinx_com_hls_vadd_1_0,vadd -o /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/_sysl/.cdb/xd_ip_db.xml
INFO: [SYSTEM_LINK 82-37] [05:02:24] build_xd_ip_db finished successfully
Time (s): cpu = 00:00:03 ; elapsed = 00:00:03 . Memory (MB): peak = 296.438 ; gain = 0.000 ; free physical = 327 ; free virtual = 34652
INFO: [SYSTEM_LINK 82-51] Create system connectivity graph
INFO: [SYSTEM_LINK 82-102] Applying explicit connections to the system connectivity graph: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/cfgraph/cfgen_cfgraph.xml
INFO: [SYSTEM_LINK 82-38] [05:02:24] cfgen started: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/bin/cfgen -dmclkid 0 -r /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/_sysl/.cdb/xd_ip_db.xml -o /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/cfgraph/cfgen_cfgraph.xml
INFO: [CFGEN 83-0] Kernel Specs: 
INFO: [CFGEN 83-0]   kernel: vadd, num: 1  {vadd_1}
INFO: [CFGEN 83-2226] Inferring mapping for argument vadd_1.in1 to HP
INFO: [CFGEN 83-2226] Inferring mapping for argument vadd_1.in2 to HP
INFO: [CFGEN 83-2226] Inferring mapping for argument vadd_1.out_r to HP
INFO: [SYSTEM_LINK 82-37] [05:02:25] cfgen finished successfully
Time (s): cpu = 00:00:00.25 ; elapsed = 00:00:00.29 . Memory (MB): peak = 296.438 ; gain = 0.000 ; free physical = 330 ; free virtual = 34655
INFO: [SYSTEM_LINK 82-52] Create top-level block diagram
INFO: [SYSTEM_LINK 82-38] [05:02:25] cf2bd started: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/bin/cf2bd  --linux --trace_buffer 1024 --input_file /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/cfgraph/cfgen_cfgraph.xml --ip_db /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/_sysl/.cdb/xd_ip_db.xml --cf_name dr --working_dir /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/_sysl/.xsd --temp_dir /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link --output_dir /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int
INFO: [CF2BD 82-31] Launching cf2xd: cf2xd -linux -trace-buffer 1024 -i /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/cfgraph/cfgen_cfgraph.xml -r /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/_sysl/.cdb/xd_ip_db.xml -o dr.xml
INFO: [CF2BD 82-28] cf2xd finished successfully
INFO: [CF2BD 82-31] Launching cf_xsd: cf_xsd -disable-address-gen -dn dr -dp /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/_sysl/.xsd
                                                                                
rlwrap: warning: your $TERM is 'xterm-256color' but rlwrap couldn't find it in the terminfo database. Expect some problems.: Inappropriate ioctl for device
INFO: [CF2BD 82-28] cf_xsd finished successfully
INFO: [SYSTEM_LINK 82-37] [05:02:26] cf2bd finished successfully
Time (s): cpu = 00:00:02 ; elapsed = 00:00:02 . Memory (MB): peak = 296.438 ; gain = 0.000 ; free physical = 321 ; free virtual = 34652
INFO: [v++ 60-1441] [05:02:26] Run run_link: Step system_link: Completed
Time (s): cpu = 00:00:06 ; elapsed = 00:00:06 . Memory (MB): peak = 677.902 ; gain = 0.000 ; free physical = 340 ; free virtual = 34670
INFO: [v++ 60-1443] [05:02:26] Run run_link: Step cf2sw: Started
INFO: [v++ 60-1453] Command Line: cf2sw -sdsl /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/sdsl.dat -rtd /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/cf2sw.rtd -xclbin /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/xclbin_orig.xml -o /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/xclbin_orig.1.xml
INFO: [v++ 60-1454] Run Directory: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/run_link
INFO: [v++ 60-1441] [05:02:27] Run run_link: Step cf2sw: Completed
Time (s): cpu = 00:00:00.48 ; elapsed = 00:00:00.54 . Memory (MB): peak = 677.902 ; gain = 0.000 ; free physical = 338 ; free virtual = 34670
INFO: [v++ 60-1443] [05:02:27] Run run_link: Step rtd2_system_diagram: Started
INFO: [v++ 60-1453] Command Line: rtd2SystemDiagram --rtdJsonFileName /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/cf2sw.rtd --diagramJsonFileName /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/systemDiagramModel.json --platformFilePath /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/ultra96v2_min.xpfm --generatedByName v++ --generatedByVersion 2019.2 --generatedByChangeList 2700185 --generatedByTimeStamp Thu Oct 24 18:45:48 MDT 2019 --generatedByOptions /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/bin/unwrapped/lnx64.o/v++ -t hw --platform ultra96v2_min --save-temps --temp_dir ./build_dir.hw.ultra96v2_min -l -obuild_dir.hw.ultra96v2_min/vadd.xclbin _x.hw.ultra96v2_min/vadd.xo  --generatedByXclbinName vadd --kernelInfoDataFileName /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/kernel_info.dat
INFO: [v++ 60-1454] Run Directory: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/run_link
WARNING: [v++ 82-164] Unable to populate user region instance path.  The platform file does not contain a hardwarePlatform.devices..core.instPath entry.
INFO: [v++ 60-839] Read in kernel information from file '/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/kernel_info.dat'.
WARNING: [v++ 82-158] Unable to populate kernel available resources DSP entry.
WARNING: [v++ 82-163] Unable to populate user region available resources.  The platform file deos not contain a hardwarePlatform.devices..core.availableResources entry
INFO: [v++ 60-1441] [05:02:29] Run run_link: Step rtd2_system_diagram: Completed
Time (s): cpu = 00:00:02 ; elapsed = 00:00:02 . Memory (MB): peak = 677.902 ; gain = 0.000 ; free physical = 342 ; free virtual = 34672
INFO: [v++ 60-1443] [05:02:29] Run run_link: Step vpl: Started
INFO: [v++ 60-1453] Command Line: vpl -t hw -f ultra96v2_min -s --output_dir /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int --log_dir /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/logs/link --report_dir /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/reports/link --config /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/vplConfig.ini -k /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/kernel_info.dat --webtalk_flag Vitis --temp_dir /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link --no-info --tlog_dir /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/.tlog/v++_link_vadd --iprepo /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/xo/ip_repo/xilinx_com_hls_vadd_1_0 --messageDb /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/run_link/vpl.pb /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/dr.bd.tcl
INFO: [v++ 60-1454] Run Directory: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/run_link

****** vpl v2019.2 (64-bit)
  **** SW Build 2700185 on Thu Oct 24 18:45:48 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

INFO: [VPL 60-839] Read in kernel information from file '/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/kernel_info.dat'.
INFO: [VPL 60-423]   Target device: ultra96v2_min
INFO: [VPL 60-1032] Extracting hardware platform to /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/vivado/vpl/.local/hw_platform
[05:02:41] Run vpl: Step create_project: Started
Creating Vivado project.
[05:02:50] Run vpl: Step create_project: Completed
[05:02:50] Run vpl: Step create_bd: Started
[05:03:01] Run vpl: Step create_bd: Completed
[05:03:01] Run vpl: Step update_bd: Started
[05:03:02] Run vpl: Step update_bd: Completed
[05:03:02] Run vpl: Step generate_target: Started
[05:03:42] Run vpl: Step generate_target: Completed
[05:03:42] Run vpl: Step config_hw_runs: Started
[05:03:44] Run vpl: Step config_hw_runs: Completed
[05:03:44] Run vpl: Step synth: Started
[05:04:15] Block-level synthesis in progress, 0 of 7 jobs complete, 2 jobs running.
[05:04:45] Block-level synthesis in progress, 0 of 7 jobs complete, 2 jobs running.
[05:05:15] Block-level synthesis in progress, 0 of 7 jobs complete, 2 jobs running.
[05:05:45] Block-level synthesis in progress, 0 of 7 jobs complete, 2 jobs running.
[05:06:15] Block-level synthesis in progress, 1 of 7 jobs complete, 1 job running.
[05:06:46] Block-level synthesis in progress, 2 of 7 jobs complete, 1 job running.
[05:07:16] Block-level synthesis in progress, 2 of 7 jobs complete, 2 jobs running.
[05:07:46] Block-level synthesis in progress, 2 of 7 jobs complete, 2 jobs running.
[05:08:16] Block-level synthesis in progress, 2 of 7 jobs complete, 2 jobs running.
[05:08:46] Block-level synthesis in progress, 4 of 7 jobs complete, 1 job running.
[05:09:16] Block-level synthesis in progress, 4 of 7 jobs complete, 2 jobs running.
[05:09:46] Block-level synthesis in progress, 4 of 7 jobs complete, 2 jobs running.
[05:10:16] Block-level synthesis in progress, 4 of 7 jobs complete, 2 jobs running.
[05:10:46] Block-level synthesis in progress, 6 of 7 jobs complete, 0 jobs running.
[05:11:16] Block-level synthesis in progress, 6 of 7 jobs complete, 1 job running.
[05:11:46] Block-level synthesis in progress, 6 of 7 jobs complete, 1 job running.
[05:12:16] Block-level synthesis in progress, 6 of 7 jobs complete, 1 job running.
[05:12:46] Block-level synthesis in progress, 6 of 7 jobs complete, 1 job running.
[05:13:16] Block-level synthesis in progress, 7 of 7 jobs complete, 0 jobs running.
[05:13:47] Top-level synthesis in progress.
[05:14:17] Top-level synthesis in progress.
[05:14:47] Top-level synthesis in progress.
[05:15:03] Run vpl: Step synth: Completed
[05:15:03] Run vpl: Step impl: Started
[05:17:04] Finished 2nd of 6 tasks (FPGA linking synthesized kernels to platform). Elapsed time: 00h 14m 33s 

[05:17:04] Starting logic optimization..
[05:17:04] Phase 1 Retarget
[05:17:04] Phase 2 Constant propagation
[05:17:04] Phase 3 Sweep
[05:17:04] Phase 4 BUFG optimization
[05:17:04] Phase 5 Shift Register Optimization
[05:17:04] Phase 6 Post Processing Netlist
[05:17:34] Finished 3rd of 6 tasks (FPGA logic optimization). Elapsed time: 00h 00m 30s 

[05:17:34] Starting logic placement..
[05:17:34] Phase 1 Placer Initialization
[05:17:34] Phase 1.1 Placer Initialization Netlist Sorting
[05:17:34] Phase 1.2 IO Placement/ Clock Placement/ Build Placer Device
[05:17:34] Phase 1.3 Build Placer Netlist Model
[05:17:34] Phase 1.4 Constrain Clocks/Macros
[05:17:34] Phase 2 Global Placement
[05:17:34] Phase 2.1 Floorplanning
[05:17:34] Phase 2.2 Global Placement Core
[05:17:34] Phase 2.2.1 Physical Synthesis In Placer
[05:17:34] Phase 3 Detail Placement
[05:17:34] Phase 3.1 Commit Multi Column Macros
[05:17:34] Phase 3.2 Commit Most Macros & LUTRAMs
[05:17:34] Phase 3.3 Area Swap Optimization
[05:18:04] Finished 4th of 6 tasks (FPGA logic placement). Elapsed time: 00h 00m 30s 

[05:18:04] Starting logic routing..
[05:18:04] Phase 1 Build RT Design
[05:18:04] Phase 3.4 Pipeline Register Optimization
[05:18:04] Phase 3.5 Small Shape DP
[05:18:04] Phase 3.5.1 Small Shape Clustering
[05:18:04] Phase 3.5.2 Flow Legalize Slice Clusters
[05:18:04] Phase 3.5.3 Slice Area Swap
[05:18:04] Phase 3.5.4 Commit Slice Clusters
[05:18:04] Phase 3.6 Re-assign LUT pins
[05:18:04] Phase 3.7 Pipeline Register Optimization
[05:18:04] Phase 4 Post Placement Optimization and Clean-Up
[05:18:04] Phase 4.1 Post Commit Optimization
[05:18:04] Phase 4.1.1 Post Placement Optimization
[05:18:04] Phase 4.1.1.1 BUFG Insertion
[05:18:04] Phase 4.2 Post Placement Cleanup
[05:18:04] Phase 4.3 Placer Reporting
[05:18:04] Phase 4.4 Final Placement Cleanup
[05:18:35] Phase 2 Router Initialization
[05:18:35] Phase 2.1 Create Timer
[05:18:35] Phase 2.2 Fix Topology Constraints
[05:18:35] Phase 2.3 Pre Route Cleanup
[05:18:35] Phase 2.4 Global Clock Net Routing
[05:18:35] Phase 2.5 Update Timing
[05:18:35] Phase 3 Initial Routing
[05:18:35] Phase 4 Rip-up And Reroute
[05:18:35] Phase 4.1 Global Iteration 0
[05:19:05] Phase 4.2 Additional Iteration for Hold
[05:19:05] Phase 5 Delay and Skew Optimization
[05:19:05] Phase 5.1 Delay CleanUp
[05:19:05] Phase 5.1.1 Update Timing
[05:19:05] Phase 5.2 Clock Skew Optimization
[05:19:05] Phase 6 Post Hold Fix
[05:19:05] Phase 6.1 Hold Fix Iter
[05:19:05] Phase 6.1.1 Update Timing
[05:19:05] Phase 7 Route finalize
[05:19:05] Phase 8 Verifying routed nets
[05:19:05] Phase 9 Depositing Routes
[05:19:05] Phase 10 Post Router Timing
[05:19:05] Finished 5th of 6 tasks (FPGA routing). Elapsed time: 00h 01m 00s 

[05:19:05] Starting bitstream generation..
[05:19:21] Creating bitmap...
[05:19:21] Writing bitstream ./Ultra96V2_Platform1_wrapper.bit...
[05:19:21] Finished 6th of 6 tasks (FPGA bitstream generation). Elapsed time: 00h 00m 16s 
[05:19:20] Run vpl: Step impl: Completed
[05:19:21] Run vpl: FINISHED. Run Status: impl Complete!
INFO: [v++ 60-1441] [05:19:21] Run run_link: Step vpl: Completed
Time (s): cpu = 00:00:05 ; elapsed = 00:16:52 . Memory (MB): peak = 677.902 ; gain = 0.000 ; free physical = 4601 ; free virtual = 34076
INFO: [v++ 60-1443] [05:19:21] Run run_link: Step rtdgen: Started
INFO: [v++ 60-1453] Command Line: rtdgen
INFO: [v++ 60-1454] Run Directory: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/run_link
INFO: [v++ 60-1453] Command Line: cf2sw -a /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/address_map.xml -sdsl /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/sdsl.dat -xclbin /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/xclbin_orig.xml -rtd /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/vadd.rtd -o /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/vadd.xml
INFO: [v++ 60-1618] Launching 
INFO: [v++ 60-1441] [05:19:23] Run run_link: Step rtdgen: Completed
Time (s): cpu = 00:00:02 ; elapsed = 00:00:02 . Memory (MB): peak = 677.902 ; gain = 0.000 ; free physical = 4614 ; free virtual = 34090
INFO: [v++ 60-1443] [05:19:23] Run run_link: Step xclbinutil: Started
INFO: [v++ 60-1453] Command Line: xclbinutil --add-section BITSTREAM:RAW:/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/system.bit --force --key-value SYS:mode:flat --add-section :JSON:/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/vadd.rtd --add-section CLOCK_FREQ_TOPOLOGY:JSON:/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/vadd_xml.rtd --add-section BUILD_METADATA:JSON:/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/vadd_build.rtd --add-section EMBEDDED_METADATA:RAW:/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/vadd.xml --add-section SYSTEM_METADATA:RAW:/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/systemDiagramModelSlrBaseAddress.json --key-value SYS:PlatformVBNV:vendor_Ultra96V2_Ultra96V2_Platform1_1_0 --output /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/vadd.xclbin
INFO: [v++ 60-1454] Run Directory: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/run_link
XRT Build Version: 2.3.1301
       Build Date: 2019-10-24 20:05:16
          Hash ID: 192e706aea53163a04c574f9b3fe9ed76b6ca471
Creating a default 'in-memory' xclbin image.

Section: 'BITSTREAM'(0) was successfully added.
Size   : 5568799 bytes
Format : RAW
File   : '/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/system.bit'

Section: 'MEM_TOPOLOGY'(6) was successfully added.
Format : JSON
File   : 'mem_topology'

Section: 'IP_LAYOUT'(8) was successfully added.
Format : JSON
File   : 'ip_layout'

Section: 'CONNECTIVITY'(7) was successfully added.
Format : JSON
File   : 'connectivity'
WARNING: Skipping CLOCK_FREQ_TOPOLOGY section for count size is zero.
WARNING: Section 'CLOCK_FREQ_TOPOLOGY' content is empty.  No data in the given JSON file.

Section: 'CLOCK_FREQ_TOPOLOGY'(11) was empty.  No action taken.
Format : JSON
File   : '/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/vadd_xml.rtd'

Section: 'BUILD_METADATA'(14) was successfully added.
Size   : 2090 bytes
Format : JSON
File   : '/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/vadd_build.rtd'

Section: 'EMBEDDED_METADATA'(2) was successfully added.
Size   : 2699 bytes
Format : RAW
File   : '/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/vadd.xml'

Section: 'SYSTEM_METADATA'(22) was successfully added.
Size   : 7407 bytes
Format : RAW
File   : '/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/systemDiagramModelSlrBaseAddress.json'
Successfully wrote (5586736 bytes) to the output file: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/vadd.xclbin
Leaving xclbinutil.
INFO: [v++ 60-1441] [05:19:23] Run run_link: Step xclbinutil: Completed
Time (s): cpu = 00:00:00.01 ; elapsed = 00:00:00.14 . Memory (MB): peak = 677.902 ; gain = 0.000 ; free physical = 4606 ; free virtual = 34091
INFO: [v++ 60-1443] [05:19:23] Run run_link: Step xclbinutilinfo: Started
INFO: [v++ 60-1453] Command Line: xclbinutil --quiet --info /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/vadd.xclbin.info --input /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int/vadd.xclbin
INFO: [v++ 60-1454] Run Directory: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/run_link
INFO: [v++ 60-1441] [05:19:23] Run run_link: Step xclbinutilinfo: Completed
Time (s): cpu = 00:00:00.05 ; elapsed = 00:00:00.07 . Memory (MB): peak = 677.902 ; gain = 0.000 ; free physical = 4606 ; free virtual = 34091
INFO: [v++ 60-244] Generating system estimate report...
INFO: [v++ 60-1092] Generated system estimate report: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/reports/link/system_estimate_vadd.xtxt
INFO: [v++ 60-907] Packaging to directory: 'build_dir.hw.ultra96v2_min/sd_card'
INFO: [v++ 60-586] Created build_dir.hw.ultra96v2_min/vadd.xclbin
INFO: [v++ 60-1307] Run completed. Additional information can be found in:
 Guidance: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/reports/link/v++_link_vadd_guidance.html
 Timing Report: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/reports/link/imp/Ultra96V2_Platform1_wrapper_timing_summary_routed.rpt
 Vivado Log: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/logs/link/vivado.log
 Steps Log File: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/logs/link/link.steps.log

INFO: [v++ 60-791] Total elapsed time: 0h 17m 8s
emconfigutil --platform ultra96v2_min --od ./_x.hw.ultra96v2_min

****** configutil v2019.2 (64-bit)
  **** SW Build 2700185 on Thu Oct 24 18:45:48 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

INFO: [ConfigUtil 60-895]   Target platform: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/ultra96v2_min.xpfm
INFO: [ConfigUtil 60-1578]   This platform contains Xilinx Shell Archive '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/hw/ultra96v2_min.xsa'
emulation configuration file `emconfig.json` is created in ./_x.hw.ultra96v2_min directory 
mkdir -p sd_card/./build_dir.hw.ultra96v2_min
cp -rf `/home/masaaki/Vitis_Work/Vitis_Accel_Examples/common/utility/parse_platform_list.py ultra96v2_min`/ultra96v2_min/sw/ultra96v2_min/boot/generic.readme `/home/masaaki/Vitis_Work/Vitis_Accel_Examples/common/utility/parse_platform_list.py ultra96v2_min`/ultra96v2_min/sw/ultra96v2_min/xrt/image/* xrt.ini host sd_card
cp: 'None/ultra96v2_min/sw/ultra96v2_min/boot/generic.readme' を stat できません: そのようなファイルやディレクトリはありません
cp: 'None/ultra96v2_min/sw/ultra96v2_min/xrt/image/*' を stat できません: そのようなファイルやディレクトリはありません
Makefile:131: recipe for target 'sd_card' failed
make: *** [sd_card] Error 1

  1. 2019年11月19日 04:35 |
  2. Vitis
  3. | トラックバック:0
  4. | コメント:0

Vitis_Accel_Examples の hello_world サンプルをUltra96V2 のプラットフォームでやってみる2

Vitis_Accel_Examples の hello_world サンプルをUltra96V2 のプラットフォームでやってみる”の続き。

Xilinx/Vitis_Accel_Exampleshello_world サンプルを今まで作ってきたUltra96V2 のプラットフォームでやって見たが、作ってきたプラットフォームが non-accelerated platform と言われてしまった。その原因としては、どこかで見たかわからないのだが、ハードウェアの xsa ファイル名とソフトウェアの spfm ファイル名が同じでなければならないというのがあったと思う。
そこで、xsa ファイル名からPetaLinux のプロジェクト名、Vitis でのプラットフォーム名をすべて ultra96v2_min で統一することにした。

Vitis 2019.2 の組み込みプロセッサ プラットフォームの開発をやってみる1(ハードウェア・コンポーネントの作成)”で、最後のExport Hardware の代わりに、”Creating the Hardware Component”の
write_hw_platform -include_bit ultra96v2_min.xsa
validate_hw_platform ./ultra96v2_min.xsa

を行って、ultra96v2_min.xsa を出力した。
Vitis_Accel_Examples_9_191117.png

Vitis 2019.2 の組み込みプロセッサ プラットフォームの開発をやってみる2(ソフトウェア・コンポーネントの作成1)”では、PetaLinux のプロジェクトの名前を ultra96v2_min にした。
petalinux-create --type project --template zynqMP --name ultra96v2_min
後は同様に設定し、ビルドした。

Vitis 2019.2 の組み込みプロセッサ プラットフォームの開発をやってみる3(ソフトウェア・コンポーネントの作成2)”でも同様に作業を行った。
Vitis_Accel_Examples_10_191117.png

Vitis 2019.2 の組み込みプロセッサ プラットフォームの開発をやってみる4(プラットフォームの作成)”でも ultra96v2 プラットフォーム・プロジェクトを作り直した。
wksp1/ultra96v2_min/export/ultra96v2_min ディレクトリにプラットフォームができている。
Vitis_Accel_Examples_11_191117.png

ultra96v2_min.xpfm を示す。ハードウェアとソフトウェアのファイル名が一緒になっている。(拡張子は違う)

<?xml version="1.0" encoding="UTF-8"?>
<sdx:platform sdx:vendor="xilinx.com"
              sdx:library="sdx"
              sdx:name="ultra96v2_min"
              sdx:version="1.0"
              xmlns:sdx="http://www.xilinx.com/sdx">
    <sdx:description>
ultra96v2_min
    </sdx:description>
    <sdx:hardwarePlatforms>
        <sdx:hardwarePlatform sdx:path="hw" sdx:name="ultra96v2_min.xsa"/>
    </sdx:hardwarePlatforms>
    <sdx:softwarePlatforms>
        <sdx:softwarePlatform sdx:path="sw" sdx:name="ultra96v2_min.spfm"/>
    </sdx:softwarePlatforms>
</sdx:platform>


この ultra96v2_min プラットフォームを Vitis のインストール・ディレクトリ Vitis/2019.2/ の下の platforms ディレクトリの ultra96v2_min プラットフォームと取り替えた。

一旦、Vitis_Accel_Examples を削除して、もう一度 git clone し、hello_world ディレクトリに行って、make する。
rm -rf Vitis_Accel_Examples/
git clone https://github.com/Xilinx/Vitis_Accel_Examples.git
cd Vitis_Accel_Examples/hello_world/
make all TARGET=sw_emu DEVICE=ultra96v2_min HOST_ARCH=aarch64 SYSROOT=/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux/

Vitis_Accel_Examples_12_191117.png

Vitis_Accel_Examples_13_191117.png

エラーになってしまったが、だいぶビルドが進んだ。プラットフォームも non-accelerated platform と言われることはなくなった。
ふと考えてみると、ARM プロセッサの環境なので、TARGET=sw_emu だとQEMU 使う必要があるので、TARGET=hw でやったほうが良いかということでやってみた。
make all TARGET=hw DEVICE=ultra96v2_min HOST_ARCH=aarch64 SYSROOT=/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux/
Vitis_Accel_Examples_14_191117.png

Vitis_Accel_Examples_15_191117.png

ここでの最初のエラーは、

ERROR: [CFGEN 83-2299] Clock ID 0 must exist. Please correct the targetted platform.

ということで、Vivado のプロジェクトを見てみよう。

ログを示す。最初に TARGET=sw_emu の時のログを示す。

masaaki@masaaki-H110M4-M01:~/Vitis_Work/Vitis_Accel_Examples/hello_world$ make all TARGET=sw_emu DEVICE=ultra96v2_min HOST_ARCH=aarch64 SYSROOT=/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux/
/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/gnu/aarch64/lin/aarch64-linux/bin/aarch64-linux-gnu-g++ -I..//common/includes/xcl2 -I/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux//usr//include/xrt -I/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vivado/2019.2/include -Wall -O0 -g -std=c++11 -fmessage-length=0 ..//common/includes/xcl2/xcl2.cpp src/host.cpp  -o 'host'  -L/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux//usr//lib -lOpenCL -lpthread  -lrt -lstdc++  --sysroot=/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux/
mkdir -p ./_x.sw_emu.ultra96v2_min
v++ -t sw_emu --platform ultra96v2_min --save-temps  -g --temp_dir ./_x.sw_emu.ultra96v2_min -c -k vadd -I'src' -o'_x.sw_emu.ultra96v2_min/vadd.xo' 'src/vadd.cpp'
Option Map File Used: '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/data/vitis/vpp/optMap.xml'

****** v++ v2019.2 (64-bit)
  **** SW Build 2700185 on Thu Oct 24 18:45:48 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

INFO: [v++ 60-1306] Additional information associated with this v++ compile can be found at:
 Reports: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.sw_emu.ultra96v2_min/reports/vadd
 Log files: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.sw_emu.ultra96v2_min/logs/vadd
Running Dispatch Server on port:35071
INFO: [v++ 60-1548] Creating build summary session with primary output /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.sw_emu.ultra96v2_min/vadd.xo.compile_summary, at Sun Nov 17 20:43:57 2019
INFO: [v++ 60-1316] Initiating connection to rulecheck server, at Sun Nov 17 20:43:57 2019
Running Rule Check Server on port:34973
INFO: [v++ 60-1315] Creating rulecheck session with output '/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.sw_emu.ultra96v2_min/reports/vadd/v++_compile_vadd_guidance.html', at Sun Nov 17 20:43:58 2019
INFO: [v++ 60-895]   Target platform: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/ultra96v2_min.xpfm
INFO: [v++ 60-1578]   This platform contains Xilinx Shell Archive '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/hw/ultra96v2_min.xsa'
INFO: [v++ 60-585] Compiling for software emulation target
INFO: [v++ 60-423]   Target device: ultra96v2_min
INFO: [v++ 60-242] Creating kernel: 'vadd'

===>The following messages were generated while  performing high-level synthesis for kernel: vadd Log file: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.sw_emu.ultra96v2_min/vadd/vadd/vivado_hls.log :
INFO: [v++ 204-61] Option 'relax_ii_for_timing' is enabled, will increase II to preserve clock frequency constraints.
INFO: [v++ 60-594] Finished kernel compilation
INFO: [v++ 60-586] Created _x.sw_emu.ultra96v2_min/vadd.xo
INFO: [v++ 60-791] Total elapsed time: 0h 0m 12s
mkdir -p ./build_dir.sw_emu.ultra96v2_min
v++ -t sw_emu --platform ultra96v2_min --save-temps  -g --temp_dir ./build_dir.sw_emu.ultra96v2_min -l  -o'build_dir.sw_emu.ultra96v2_min/vadd.xclbin' _x.sw_emu.ultra96v2_min/vadd.xo
Option Map File Used: '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/data/vitis/vpp/optMap.xml'

****** v++ v2019.2 (64-bit)
  **** SW Build 2700185 on Thu Oct 24 18:45:48 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

INFO: [v++ 60-1306] Additional information associated with this v++ link can be found at:
 Reports: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.sw_emu.ultra96v2_min/reports/link
 Log files: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.sw_emu.ultra96v2_min/logs/link
Running Dispatch Server on port:35365
INFO: [v++ 60-1548] Creating build summary session with primary output /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.sw_emu.ultra96v2_min/vadd.xclbin.link_summary, at Sun Nov 17 20:44:11 2019
INFO: [v++ 60-1316] Initiating connection to rulecheck server, at Sun Nov 17 20:44:11 2019
Running Rule Check Server on port:33481
INFO: [v++ 60-1315] Creating rulecheck session with output '/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.sw_emu.ultra96v2_min/reports/link/v++_link_vadd_guidance.html', at Sun Nov 17 20:44:12 2019
INFO: [v++ 60-895]   Target platform: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/ultra96v2_min.xpfm
INFO: [v++ 60-1578]   This platform contains Xilinx Shell Archive '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/hw/ultra96v2_min.xsa'
INFO: [v++ 60-629] Linking for software emulation target
INFO: [v++ 60-423]   Target device: ultra96v2_min
INFO: [v++ 60-645] kernel flags are '-g -I /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/src -g'
INFO: [v++ 60-251]   Hardware accelerator integration...
INFO: [v++ 60-586] Created build_dir.sw_emu.ultra96v2_min/vadd.xclbin
INFO: [v++ 60-1307] Run completed. Additional information can be found in:
 Guidance: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.sw_emu.ultra96v2_min/reports/link/v++_link_vadd_guidance.html
 Vivado Log: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.sw_emu.ultra96v2_min/logs/link/vivado.log
 Steps Log File: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.sw_emu.ultra96v2_min/logs/link/link.steps.log

INFO: [v++ 60-791] Total elapsed time: 0h 0m 15s
emconfigutil --platform ultra96v2_min --od ./_x.sw_emu.ultra96v2_min

****** configutil v2019.2 (64-bit)
  **** SW Build 2700185 on Thu Oct 24 18:45:48 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

INFO: [ConfigUtil 60-895]   Target platform: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/ultra96v2_min.xpfm
INFO: [ConfigUtil 60-1578]   This platform contains Xilinx Shell Archive '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/hw/ultra96v2_min.xsa'
emulation configuration file `emconfig.json` is created in ./_x.sw_emu.ultra96v2_min directory 
mkdir -p sd_card/./build_dir.sw_emu.ultra96v2_min
cp -rf `/home/masaaki/Vitis_Work/Vitis_Accel_Examples/common/utility/parse_platform_list.py ultra96v2_min`/ultra96v2_min/sw/ultra96v2_min/boot/generic.readme `/home/masaaki/Vitis_Work/Vitis_Accel_Examples/common/utility/parse_platform_list.py ultra96v2_min`/ultra96v2_min/sw/ultra96v2_min/xrt/image/* xrt.ini host sd_card
cp: 'None/ultra96v2_min/sw/ultra96v2_min/boot/generic.readme' を stat できません: そのようなファイルやディレクトリはありません
cp: 'None/ultra96v2_min/sw/ultra96v2_min/xrt/image/*' を stat できません: そのようなファイルやディレクトリはありません
Makefile:131: recipe for target 'sd_card' failed
make: *** [sd_card] Error 1


次に、 TARGET=hw の時のログを示す。

masaaki@masaaki-H110M4-M01:~/Vitis_Work/Vitis_Accel_Examples/hello_world$ make all TARGET=hw DEVICE=ultra96v2_min HOST_ARCH=aarch64 SYSROOT=/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux/
/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/gnu/aarch64/lin/aarch64-linux/bin/aarch64-linux-gnu-g++ -I..//common/includes/xcl2 -I/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux//usr//include/xrt -I/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vivado/2019.2/include -Wall -O0 -g -std=c++11 -fmessage-length=0 ..//common/includes/xcl2/xcl2.cpp src/host.cpp  -o 'host'  -L/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux//usr//lib -lOpenCL -lpthread  -lrt -lstdc++  --sysroot=/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/ultra96v2_min/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux/
mkdir -p ./_x.hw.ultra96v2_min
v++ -t hw --platform ultra96v2_min --save-temps  --temp_dir ./_x.hw.ultra96v2_min -c -k vadd -I'src' -o'_x.hw.ultra96v2_min/vadd.xo' 'src/vadd.cpp'
Option Map File Used: '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/data/vitis/vpp/optMap.xml'

****** v++ v2019.2 (64-bit)
  **** SW Build 2700185 on Thu Oct 24 18:45:48 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

INFO: [v++ 60-1306] Additional information associated with this v++ compile can be found at:
 Reports: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/reports/vadd
 Log files: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/logs/vadd
Running Dispatch Server on port:37443
INFO: [v++ 60-1548] Creating build summary session with primary output /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/vadd.xo.compile_summary, at Sun Nov 17 20:52:11 2019
INFO: [v++ 60-1316] Initiating connection to rulecheck server, at Sun Nov 17 20:52:11 2019
Running Rule Check Server on port:37525
INFO: [v++ 60-1315] Creating rulecheck session with output '/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/reports/vadd/v++_compile_vadd_guidance.html', at Sun Nov 17 20:52:12 2019
INFO: [v++ 60-895]   Target platform: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/ultra96v2_min.xpfm
INFO: [v++ 60-1578]   This platform contains Xilinx Shell Archive '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/hw/ultra96v2_min.xsa'
INFO: [v++ 60-585] Compiling for hardware target
INFO: [v++ 60-423]   Target device: ultra96v2_min
INFO: [v++ 60-242] Creating kernel: 'vadd'

===>The following messages were generated while  performing high-level synthesis for kernel: vadd Log file: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/vadd/vadd/vivado_hls.log :
INFO: [v++ 204-61] Option 'relax_ii_for_timing' is enabled, will increase II to preserve clock frequency constraints.
INFO: [v++ 204-61] Pipelining loop 'read1'.
INFO: [v++ 204-61] Pipelining result : Target II = 1, Final II = 1, Depth = 3.
INFO: [v++ 204-61] Pipelining loop 'read2'.
INFO: [v++ 204-61] Pipelining result : Target II = 1, Final II = 1, Depth = 3.
INFO: [v++ 204-61] Pipelining loop 'vadd'.
INFO: [v++ 204-61] Pipelining result : Target II = 1, Final II = 1, Depth = 2.
INFO: [v++ 204-61] Pipelining loop 'write'.
INFO: [v++ 204-61] Pipelining result : Target II = 1, Final II = 1, Depth = 3.
INFO: [v++ 200-790] **** Loop Constraint Status: All loop constraints were satisfied.
INFO: [v++ 200-789] **** Estimated Fmax: 136.99 MHz
INFO: [v++ 60-594] Finished kernel compilation
INFO: [v++ 60-244] Generating system estimate report...
INFO: [v++ 60-1092] Generated system estimate report: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/reports/vadd/system_estimate_vadd.xtxt
INFO: [v++ 60-586] Created _x.hw.ultra96v2_min/vadd.xo
INFO: [v++ 60-791] Total elapsed time: 0h 0m 36s
mkdir -p ./build_dir.hw.ultra96v2_min
v++ -t hw --platform ultra96v2_min --save-temps  --temp_dir ./build_dir.hw.ultra96v2_min -l  -o'build_dir.hw.ultra96v2_min/vadd.xclbin' _x.hw.ultra96v2_min/vadd.xo
Option Map File Used: '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/data/vitis/vpp/optMap.xml'

****** v++ v2019.2 (64-bit)
  **** SW Build 2700185 on Thu Oct 24 18:45:48 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

INFO: [v++ 60-1306] Additional information associated with this v++ link can be found at:
 Reports: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/reports/link
 Log files: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/logs/link
Running Dispatch Server on port:41825
INFO: [v++ 60-1548] Creating build summary session with primary output /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/vadd.xclbin.link_summary, at Sun Nov 17 20:52:49 2019
INFO: [v++ 60-1316] Initiating connection to rulecheck server, at Sun Nov 17 20:52:49 2019
Running Rule Check Server on port:36947
INFO: [v++ 60-1315] Creating rulecheck session with output '/home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/reports/link/v++_link_vadd_guidance.html', at Sun Nov 17 20:52:50 2019
INFO: [v++ 60-895]   Target platform: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/ultra96v2_min.xpfm
INFO: [v++ 60-1578]   This platform contains Xilinx Shell Archive '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/hw/ultra96v2_min.xsa'
INFO: [v++ 60-629] Linking for hardware target
INFO: [v++ 60-423]   Target device: ultra96v2_min
INFO: [v++ 60-1332] Run 'run_link' status: Not started
INFO: [v++ 60-1443] [20:52:51] Run run_link: Step system_link: Started
INFO: [v++ 60-1453] Command Line: system_link --xo /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/vadd.xo -keep --xpfm /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/ultra96v2_min.xpfm --target hw --output_dir /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/int --temp_dir /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link
INFO: [v++ 60-1454] Run Directory: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/run_link
INFO: [SYSTEM_LINK 82-76] Reading emulation BD and HPFM information
INFO: [SYSTEM_LINK 60-1316] Initiating connection to rulecheck server, at Sun Nov 17 20:52:52 2019
INFO: [SYSTEM_LINK 82-70] Extracting xo v3 file /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/_x.hw.ultra96v2_min/vadd.xo
INFO: [KernelCheck 83-118] 'vadd' kernel.xml and component.xml caseness discrepency is being corrected, S_AXI_CONTROL is being replaced by s_axi_control
INFO: [KernelCheck 83-118] 'in1' kernel.xml and component.xml caseness discrepency is being corrected, S_AXI_CONTROL is being replaced by s_axi_control
INFO: [KernelCheck 83-118] 'in2' kernel.xml and component.xml caseness discrepency is being corrected, S_AXI_CONTROL is being replaced by s_axi_control
INFO: [KernelCheck 83-118] 'out_r' kernel.xml and component.xml caseness discrepency is being corrected, S_AXI_CONTROL is being replaced by s_axi_control
INFO: [KernelCheck 83-118] 'size' kernel.xml and component.xml caseness discrepency is being corrected, S_AXI_CONTROL is being replaced by s_axi_control
INFO: [SYSTEM_LINK 82-53] Creating IP database /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/_sysl/.cdb/xd_ip_db.xml
INFO: [SYSTEM_LINK 82-38] [20:52:52] build_xd_ip_db started: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/bin/build_xd_ip_db -ip_search 0  -sds-pf /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/ultra96v2_min.hpfm -clkid 2 -ip /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/iprepo/xilinx_com_hls_vadd_1_0,vadd -o /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/_sysl/.cdb/xd_ip_db.xml
INFO: [SYSTEM_LINK 82-37] [20:52:55] build_xd_ip_db finished successfully
Time (s): cpu = 00:00:03 ; elapsed = 00:00:03 . Memory (MB): peak = 296.438 ; gain = 0.000 ; free physical = 684 ; free virtual = 34977
INFO: [SYSTEM_LINK 82-51] Create system connectivity graph
INFO: [SYSTEM_LINK 82-102] Applying explicit connections to the system connectivity graph: /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/cfgraph/cfgen_cfgraph.xml
INFO: [SYSTEM_LINK 82-38] [20:52:55] cfgen started: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/bin/cfgen -dmclkid 2 -r /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/_sysl/.cdb/xd_ip_db.xml -o /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/cfgraph/cfgen_cfgraph.xml
INFO: [CFGEN 83-0] Kernel Specs: 
INFO: [CFGEN 83-0]   kernel: vadd, num: 1  {vadd_1}
ERROR: [CFGEN 83-2299] Clock ID 0 must exist.  Please correct the targetted platform.
ERROR: [CFGEN 83-2298] Exiting due to previous error
ERROR: [SYSTEM_LINK 82-36] [20:52:55] cfgen failed
Time (s): cpu = 00:00:00.19 ; elapsed = 00:00:00.20 . Memory (MB): peak = 296.438 ; gain = 0.000 ; free physical = 681 ; free virtual = 34977
ERROR: [SYSTEM_LINK 82-62] Error generating design file for /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/cfgraph/cfgen_cfgraph.xml, command: /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/bin/cfgen -dmclkid 2 -r /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/_sysl/.cdb/xd_ip_db.xml -o /home/masaaki/Vitis_Work/Vitis_Accel_Examples/hello_world/build_dir.hw.ultra96v2_min/link/sys_link/cfgraph/cfgen_cfgraph.xml
ERROR: [SYSTEM_LINK 82-96] Error applying explicit connections to the system connectivity graph
ERROR: [SYSTEM_LINK 82-79] Unable to create system connectivity graph
INFO: [v++ 60-1442] [20:52:55] Run run_link: Step system_link: Failed
Time (s): cpu = 00:00:04 ; elapsed = 00:00:04 . Memory (MB): peak = 677.902 ; gain = 0.000 ; free physical = 700 ; free virtual = 34996
ERROR: [v++ 60-661] v++ link run 'run_link' failed
ERROR: [v++ 60-626] Kernel link failed to complete
ERROR: [v++ 60-703] Failed to finish linking
Makefile:98: recipe for target 'build_dir.hw.ultra96v2_min/vadd.xclbin' failed
make: *** [build_dir.hw.ultra96v2_min/vadd.xclbin] Error 1

  1. 2019年11月17日 21:01 |
  2. Vitis
  3. | トラックバック:0
  4. | コメント:0

Vitis_Accel_Examples の hello_world サンプルをUltra96V2 のプラットフォームでやってみる

Xilinx/Vitis_Accel_Exampleshello_world サンプルを今まで作ってきたUltra96V2 のプラットフォームでやってみようと思う。

hello_world サンプルは、以下のプラットフォームのサポートがあるようだ。hello_world の図を引用する。
Vitis_Accel_Examples_5_191115.png

最初に Vitis と XRT の環境を読み込む。
source /media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/settings64.sh
source /opt/xilinx/xrt/setup.sh

Vitis_Accel_Examples_1_191115.png

Vitis_Accel_Examples_2_191115.png

Xilinx/Vitis_Accel_Examples を git clone して、 hello_world ディレクトリに移動した。
cd ~/Vitis_work/
git clone https://github.com/Xilinx/Vitis_Accel_Examples.git
cd Vitis_Accel_Examples/
cd hello_world/

Vitis_Accel_Examples_3_191115.png

更にMakefile を見ると、make 方法が載っている。
Vitis_Accel_Examples_4_191115.png

Device の Platform だが、任意のディレクトリに置いておいたところ、うまく行かなかったので、Ultra96V2 のプラットフォームを作成した時のワークスペースの wksp1 の Ultra96v2_min/export に ultra96v2_min プラットフォーム・ディレクトリができているので、それを
Vitis_Accel_Examples_6_191115.png

Vitis のインストール・ディレクトリ Vitis/2019.2/ の下の platforms ディレクトリにコピーした。
Vitis_Accel_Examples_7_191115.png

これで、make を実行した。
make all TARGET=sw_emu DEVICE=ultra96v2_min HOST_ARCH=aarch64 SYSROOT=/media/masaaki/Ubuntu_Disk/tools/Xilinx/PetaLinux/PetaL_Proj/2019.2/Ultra96V2_Platform1/images/linux/ultra96v2_min_pkg/pfm/sysroots/aarch64-xilinx-linux/
すると、作ってきたプラットフォームが non-accelerated platform と言われてしまった。。。ショック。。。

ERROR: [v++ 60-1606] The specified platform is not supported. Platform '/media/masaaki/Ubuntu_Disk/tools/Xilinx/Vitis/2019.2/platforms/ultra96v2_min/ultra96v2_min.xpfm' is a non-accelerated platform. By policy, non-accelerated platforms are not supported by the current tool
ERROR: [v++ 60-592] Failed to finish compilation
Makefile:95: recipe for target '_x.sw_emu.ultra96v2_min/vadd.xo' failed
make: *** [_x.sw_emu.ultra96v2_min/vadd.xo] Error 1


Vitis_Accel_Examples_8_191115.png

おかしい。。。アクセラレートできるようにプラットフォームを作ってきたはずなのだが。。。プラットフォーム違いなのか???
  1. 2019年11月16日 14:54 |
  2. Vitis
  3. | トラックバック:0
  4. | コメント:0

XRT をインストールした

”「Vitis 2019.2 の組み込みプロセッサ プラットフォームの開発をやってみる」にXRTサポートを追加”の続きで、XRT をインストールすることにした。なおパソコンのOS は18.04.3 LTS だった。

まずは、Xilinx/XRT を git clone しよう。
git clone https://github.com/Xilinx/XRT.git
cd XRT

XRT_4_191114.png

次に依存するツールをインストールする。
cd src/runtime_src/tools/scripts/
./xrtdeps.sh

XRT_5_191114.png

XRT/build ディレクトリに行って、buld.sh を実行する。
cd ../../../../build
./build.sh


Debug ディレクトリができた。中身を示す。
XRT_6_191114.png

Debug ディレクトリに行って、make package を行ったところ、エラーになった。
cd Debug
make package

XRT_7_191114.png

エラー内容を示す。

[ 64%] Linking CXX executable xclbinutil
/usr/bin/ld: -lOpenSSL::Crypto が見つかりません
collect2: error: ld returned 1 exit status
runtime_src/tools/xclbin/CMakeFiles/xclbinutil.dir/build.make:1034: recipe for target 'runtime_src/tools/xclbin/xclbinutil' failed
make[2]: *** [runtime_src/tools/xclbin/xclbinutil] Error 1
CMakeFiles/Makefile2:529: recipe for target 'runtime_src/tools/xclbin/CMakeFiles/xclbinutil.dir/all' failed
make[1]: *** [runtime_src/tools/xclbin/CMakeFiles/xclbinutil.dir/all] Error 2
Makefile:160: recipe for target 'all' failed
make: *** [all] Error 2



エラーがどうしても解消できなかったので、Alveo U200 Package File Downloads から Ubuntu 18.04 用の Alveo 用のXRT の deb パッケージをダウンロードしてきた。
XRT_12_191115.png

XRT ディレクトリに xrt_201920.2.3.1301_18.04-xrt.deb をダウンロードした。
XRT_8_191115.png

xrt_201920.2.3.1301_18.04-xrt.deb をインストールした。
sudo apt install --reinstall ./xrt_201920.2.3.1301_18.04-xrt.deb
XRT_9_191115.png

XRT_10_191115.png

インストール成功したようだ。
インストール・ディレクトリは /opt/xilinx/xrt だった。
XRT_11_191115.png

xrt_201920.2.3.1301_18.04-xrt.deb のインストールログを貼っておく。

masaaki@masaaki-H110M4-M01:~/Vitis_Work/XRT$ sudo apt install --reinstall ./xrt_201920.2.3.1301_18.04-xrt.deb 
パッケージリストを読み込んでいます... 完了
依存関係ツリーを作成しています                
状態情報を読み取っています... 完了
注意、'./xrt_201920.2.3.1301_18.04-xrt.deb' の代わりに 'xrt' を選択します
以下のパッケージが新たにインストールされます:
  xrt
アップグレード: 0 個、新規インストール: 1 個、削除: 0 個、保留: 31 個。
8,920 kB 中 0 B のアーカイブを取得する必要があります。
この操作後に追加で 46.1 MB のディスク容量が消費されます。
取得:1 /home/masaaki/Vitis_Work/XRT/xrt_201920.2.3.1301_18.04-xrt.deb xrt amd64 2.3.1301 [8,920 kB]
以前に未選択のパッケージ xrt を選択しています。
(データベースを読み込んでいます ... 現在 335735 個のファイルとディレクトリがインストールされています。)
.../xrt_201920.2.3.1301_18.04-xrt.deb を展開する準備をしています ...
xrt (2.3.1301) を展開しています...
xrt (2.3.1301) を設定しています ...
Unloading old XRT Linux kernel modules
rmmod: ERROR: Module xocl is not currently loaded
rmmod: ERROR: Module xclmgmt is not currently loaded
Invoking DKMS common.postinst for xrt
Loading new xrt-2.3.1301 DKMS files...
Building for 4.15.0-66-generic
Building initial module for 4.15.0-66-generic
Secure Boot not enabled on this system.
Done.

xocl:
Running module version sanity check.
 - Original module
   - No original module exists within this kernel
 - Installation
   - Installing to /lib/modules/4.15.0-66-generic/updates/dkms/

xclmgmt.ko:
Running module version sanity check.
 - Original module
   - No original module exists within this kernel
 - Installation
   - Installing to /lib/modules/4.15.0-66-generic/updates/dkms/

depmod........

DKMS: install completed.
Finished DKMS common.postinst
Loading new XRT Linux kernel modules
Installing MSD / MPD daemons
Installing pyopencl...
The directory '/home/masaaki/.cache/pip/http' or its parent directory is not owned by the current user and the cache has been disabled. Please check the permissions and owner of that directory. If executing pip with sudo, you may want sudo's -H flag.
The directory '/home/masaaki/.cache/pip' or its parent directory is not owned by the current user and caching wheels has been disabled. check the permissions and owner of that directory. If executing pip with sudo, you may want sudo's -H flag.
Collecting pyopencl
  Downloading https://files.pythonhosted.org/packages/7f/92/f9130d750fb7232eda3f48e5de9a59d9d39fda58019174edddcd5564dfbb/pyopencl-2019.1.2-cp27-cp27mu-manylinux1_x86_64.whl (724kB)
    100% |████████████████████████████████| 727kB 9.8MB/s 
Requirement already satisfied: numpy in /usr/local/lib/python2.7/dist-packages (from pyopencl) (1.14.3)
Collecting pytools>=2017.6 (from pyopencl)
  Downloading https://files.pythonhosted.org/packages/00/96/00416762a3eda8876a17d007df4a946f46b2e4ee1057e0b9714926472ef8/pytools-2019.1.1.tar.gz (58kB)
    100% |████████████████████████████████| 61kB 16.9MB/s 
Collecting appdirs>=1.4.0 (from pyopencl)
  Downloading https://files.pythonhosted.org/packages/56/eb/810e700ed1349edde4cbdc1b2a21e28cdf115f9faf263f6bbf8447c1abf3/appdirs-1.4.3-py2.py3-none-any.whl
Requirement already satisfied: six>=1.9.0 in /usr/local/lib/python2.7/dist-packages (from pyopencl) (1.11.0)
Requirement already satisfied: decorator>=3.2.0 in /usr/local/lib/python2.7/dist-packages (from pyopencl) (4.3.0)
Installing collected packages: appdirs, pytools, pyopencl
  Running setup.py install for pytools ... done
Successfully installed appdirs-1.4.3 pyopencl-2019.1.2 pytools-2019.1.1
Successfully installed pyopencl

  1. 2019年11月15日 05:13 |
  2. Vitis
  3. | トラックバック:0
  4. | コメント:0
»