FC2カウンター FPGAの部屋 2005年10月06日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

DDR SDRAMコントローラ何回目だがわからない

DDR SDRAMコントローラについて書くのも何回目だが分からないほど書いてきた。
でも、XilinxのツールISEやFloorplannerについての理解は深まってきたような気がする。こんどはFPGA Editorをマスターしたいと思っている。
DDR SDRAMコントローラを実装する基板は、以前にも書いたことがあるが東京エレクトロンデバイス製のDVI評価ボードだ。なかなかうまく動作しない。
現在、DDRのクロックは66MHzPCIクロックを2倍にして使用しているが、以前も違うボードで、DCMをカスケード接続した場合におかしかった経験がある。(使用チップは同じVirtex2)
DVI評価ボードには、166MHzの水晶発振器が載っているので、ここからクロックをもらおうと思ったが、今の回路だと133MHzが限界で、166MHzで動きそうもない。(floorplannerでがちがちに固めればOKかもしれないけど、そこまでやりたくない)
166MHzを2分周して、83MHzで動作させることにした。
floorplannerでDDR SDRAM周りの回路とPCI周りの回路をエリア制約を作って、ISEでコンパイル。そうすると、PCI回路関係の入出力ポートのセットアップ時間とクロックからの出力時間がぜんぜんだめ。Place&Routeにお任せだと、DCMの場所が悪いみたい。(プリミティブのエリア制約はしていない)
DCMの位置をPCIクロックの近くに固定して、コンパイル。今度はタイミング制約がうまいこと満足した。動作周波数が低いということがあるけどまあ良かった。
これで試してみると、読み書きできる番地が違っているけど、(PCI回路のバグ?)DDR SDRAMに読み書きできる。
どうなっているかみるために、チップスコープを入れて、コンパイル。出来上がったので、やってみるとチップスコープでちゃんと波形が見られる。DDR SDRAMに読み書きもOK。以前はチップスコープでちゃんと波形が見られなかったので、本当によかった。
動作周波数が低くなったからか、エリア制約でちゃんとした配置になったからか、分からないが、デバックできる体制になったことは良かった。思えば長い回り道だったようだ。
今度は、133MHzの水晶発振器に交換して、やってみたいが、なかなか売っていないみたい。業者に、頼んであるが2,3日返事がない。いろいろ探し回らなくては。。。
  1. 2005年10月06日 13:44 |
  2. DDR SDRAMコントローラ
  3. | トラックバック:0
  4. | コメント:4