FC2カウンター FPGAの部屋 2012年04月19日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Zynq 7000 EPP in Action - Exploring the Low Cost Zedboard

Xilinx 社の Zynq-7000 EPP ボードとキット のページには、ZedBoard の項目がある。登録すると情報を送ってくるとのことだった。登録したけど、まだ送られていない。
昨日、YouTubeで、”Zynq 7000 EPP in Action - Exploring the Low Cost Zedboard”のビデオを見つけた。
ZedBoardが写っている。コンパクトで音声入出力があるみたいだ。よく見えないけど、LANやディスプレイ出力もあるのだろう?(推測)どうやらAvnet社の展示会Xfest で見られるのかも?
  1. 2012年04月19日 20:50 |
  2. Zynq
  3. | トラックバック:0
  4. | コメント:0

Altium Designer のFPGA設計入門をやってみる2

Altium Designer のFPGA設計入門をやってみる1(準備編)”の続き。

今回は、”チュートリアル - FPGA 設計入門”と”Using Altium Designer with a Third-Party Board”を見ながらチュートリアルをやってみることにした。ただし、チュートリアルはNano Board用なので、適宜ビデオを見ながらやり方を探っていく。チュートリアルはすでに出来ているものを使用したので、デザインの入力は省略した。

・チュートリアルを開くとこんな感じだ。(すでにConstraint ファイルを生成してあるのは見ないことにしてください)
Altium_Desiger_FPGA_5_120419.png

・ファイルメニューから新規 -> その他 -> コンストレイント ファイル を選択する。
Altium_Desiger_FPGA_6_120419.png

・コンストレイント ファイルが開く。
Altium_Desiger_FPGA_7_120419.png

・Spa3ASKit_Altium.ucf を作った。その内容を下に示す。

NET "SW<0>" LOC = "V8" | IOSTANDARD = LVTTL | PULLUP ;
NET "SW<1>" LOC = "U10"| IOSTANDARD = LVTTL | PULLUP ;
NET "SW<2>" LOC = "U8" | IOSTANDARD = LVTTL | PULLUP ;
NET "TEST_BUTTON" LOC = "T15" | IOSTANDARD = LVTTL | PULLDOWN ;
NET "LEDS<7>" LOC = "W21" | IOSTANDARD = LVTTL | SLEW = QUIETIO | DRIVE = 4 ;
NET "LEDS<6>" LOC = "Y22" | IOSTANDARD = LVTTL | SLEW = QUIETIO | DRIVE = 4 ;
NET "LEDS<5>" LOC = "V20" | IOSTANDARD = LVTTL | SLEW = QUIETIO | DRIVE = 4 ;
NET "LEDS<4>" LOC = "V19" | IOSTANDARD = LVTTL | SLEW = QUIETIO | DRIVE = 4 ;
NET "LEDS<3>" LOC = "U19" | IOSTANDARD = LVTTL | SLEW = QUIETIO | DRIVE = 4 ;
NET "LEDS<2>" LOC = "U20" | IOSTANDARD = LVTTL | SLEW = QUIETIO | DRIVE = 4 ;
NET "LEDS<1>" LOC = "T19" | IOSTANDARD = LVTTL | SLEW = QUIETIO | DRIVE = 4 ;
NET "LEDS<0>" LOC = "R20" | IOSTANDARD = LVTTL | SLEW = QUIETIO | DRIVE = 4 ;
NET "CLK_REF" LOC = "E12"| IOSTANDARD = LVCMOS33 ;
NET "CLK_REF" PERIOD = 20.0ns HIGH 40%;


・デザインメニューからPinファイルのレポート -> ファイル選択 を選択する。
Altium_Desiger_FPGA_8_120419.png

・Open FPGA Vender PIN File ダイアログが開く。Spa3ASKit_Altium.ucf を選択し、開くボタンをクリックする。
Altium_Desiger_FPGA_9_120419.png

・コンストレイント エディタ設定ダイアログが開く。OKボタンをクリックする。
Altium_Desiger_FPGA_10_120419.png

・Altium Designer のコンストレイント・ファイルに制約が追加された。
Altium_Desiger_FPGA_11_120419.png

追加された制約を下に示す。

Record=Constraint | TargetKind=Port | TargetId=LEDS[7..0] | FPGA_PINNUM=W21,Y22,V20,V19,U19,U20,T19,R20 | FPGA_IOSTANDARD=LVTTL33,LVTTL33,LVTTL33,LVTTL33,LVTTL33,LVTTL33,LVTTL33,LVTTL33 | FPGA_DRIVE=4mA,4mA,4mA,4mA,4mA,4mA,4mA,4mA
Record=Constraint | TargetKind=Port | TargetId=SW[7..0] | FPGA_PINNUM=,,,,,U8,U10,V8 | FPGA_IOSTANDARD=,,,,,LVTTL33,LVTTL33,LVTTL33
Record=Constraint | TargetKind=Port | TargetId=CLK_REF | FPGA_PINNUM=E12 | FPGA_IOSTANDARD=LVCMOS33
Record=Constraint | TargetKind=Port | TargetId=TEST_BUTTON | FPGA_PINNUM=T15 | FPGA_IOSTANDARD=LVTTL33


・ファイルやプロジェクトを保存しておく

・プロジェクトメニューからコンフィギュレーション マネージャを開く。
Altium_Desiger_FPGA_12_120419.png

・コンフィギュレーション マネージャが開く。コンフィギュレーションの追加ボタンをクリックし、Spartan3A_Starter_Kit_Demo を追加した。下のコンストレイント ファイルでは、チェックボックスをチェックした。OKボタンをクリックする。
Altium_Desiger_FPGA_13_120419.png

・エラーが出てしまった。
Altium_Desiger_FPGA_14_120419.png

Nono Board用のライブラリを使っているせいかもしれない。Nono Board用のライブラリを外してみようと思う。Nano Board でないという設定がどこかにあるのだろうか?


1つ面白い機能があったので、紹介しておく。

・Devices でSpartan3A を右クリックしてインストゥルメントを選択する。
Altium_Desiger_FPGA_15_120419.png

・Instrument Rack が開く。JTAG Viewer Panel ボタンをクリックする。
Altium_Desiger_FPGA_16_120419.png

・XC3S700A-4FGG484C Pin Status on JTAG 0 ダイアログが表示されて、Live更新チェックボックを入れておくと、リアルタイムにFPGAのピンの状況が見える。実際に見ていると、右下のFPGAのパッケージのピンの赤い点がチカチカしている。
Altium_Desiger_FPGA_17_120419.png
  1. 2012年04月19日 05:44 |
  2. Altium Designer
  3. | トラックバック:0
  4. | コメント:0