FC2カウンター FPGAの部屋 2012年05月26日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

PlanAhead14.1でChipScope Proを試してみた2(ChipScope Analyzer)

PlanAhead14.1でChipScope Proを試してみた1(ChipScope の設定)”の続き。

前回では、ChipScope の設定を行ったが、まだ続きがある。その後にインプリメントを行った。

前回は、PlanAheadに戻るとChipScope のタブが増えていたというところまでだったが、ChipScopeの設定には、どのくらいのメモリ量にするとか、クロックの立ち上がりでサンプルするか、立下りでサンプルするか?といった設定項目がある。それを設定しよう。ちなみにChipScopeのウインドウは、Toolsメニューにあるので、選択すると表示することができる。

・ChipScopeウインドウで、cs_ila_0 を選択し、下のInstance Properties よりDebug Core Optionsを選択する。メモリ量は1024で、立ち上がりエッジサンプルだった。max_sequence_levels は1でトリガ・シーケンスは1個だけだ。
PlanAhead141_145_120525.png

・次にChipScopeウインドウで、TRIG0をクリックする。Debug Port Properties よりOptions をクリックする。トリガのカウント値やトリガを掛けるタイプ、トリガユニットの数などを設定する。
PlanAhead141_146_120525.png

・これでChipScopeの設定が終了したので、インプリメントとビットストリームの生成を行った。終了後のPlanAheadの画面を下に示す。ChipScopeのネットリストを表示している。u_icon だ。
PlanAhead141_132_120524.png

・Atlysボードの電源をONする。

・左のProgram and Debug からChipScope Analyzer をクリックする。
PlanAhead141_133_120525.png

・ChipScope Analyzerが立ちあがった。左上のOpen Cable/Search JTAG Chain アイコンをクリックする。
PlanAhead141_134_120525.png

・ダイアログが出て、Spartan-6デバイスがつながっていると表示されるので、OKボタンをクリックする。
PlanAhead141_135_120525.png

・ChipScope Analyzer にSpartan-6が認識される。FLASH ROMでSpartan-6はブートしているので、ブート時のコンフィグレーションにChipScopeが入っていたようだ。それを表示している。
PlanAhead141_136_120525.png

・今回追加したChipScope回路が入ったコンフィグレーションをSpartan-6 FPGAにロードする。左上のProjectウインドウのDEV:0 MyDevice0(XC6SLX45) の右クリックメニューからConfigure... を選択する。
PlanAhead141_147_120525.png

・ダイアログが出る。大丈夫だと思うが、最初なので、念のためClean previous project setting にチェックを入れて、OKボタンをクリックする。
PlanAhead141_137_120525.png

・ビットストリームがダウンロードされた。もう一度、ChipScope Analyzer にSpartan-6が認識されたダイアログが出るので、OKボタンで終了させる。

・最初は右のウインドウが真っ白だが、左のTrigger Setup とWaveform をダブルクリックすると右のウインドウに表示される。
PlanAhead141_138_120525.png

・Trigger Setup ウインドウでawvalid が1に時にトリガが掛かるように設定する。Positionも50と設定して、トリガ位置が左はじから50クロック目に設定した。
PlanAhead141_139_120525.png

・トリガをスタートさせると、トリガが掛かってWaveウインドウにAXI4マスタのバス波形が表示された。
PlanAhead141_140_120525.png

・ついでに説明すると、AXI4バスのマスタ・デバイスがWriteトランザクションを実行した時の最初の部分が下の図になる。
PlanAhead141_141_120525.png

・AXI4バスのマスタ・デバイスがWriteトランザクションを実行した時の最後の部分が下の図になる。
PlanAhead141_142_120525.png

・ちなみに、バースト長はM系列による擬似ランダムになっているので、短いバースト長もある。
PlanAhead141_143_120525.png

・ChipScopeを削除する場合は、ChipScopeウインドウを表示して、cs_ila_0_0の右クリックメニューからDelete... を選べば削除することができた。ビットストリームからChipScopeを抜く場合はもう一度インプリメントを走らせる必要があると思う。
PlanAhead141_148_120525.png

・これでChipScopeは削除されたが、ChipScopeが入った状態でSynthesized Designを開いて、Tools メニューからSet up ChipScope... を選択した時のウィザードに、Reuse existing cores if possible があるので、これを選択すれば再利用可能な状態になるかもしれない。(未確認)
PlanAhead141_144_120525.png
  1. 2012年05月26日 05:24 |
  2. PlanAheadについて
  3. | トラックバック:0
  4. | コメント:0