FC2カウンター FPGAの部屋 2012年08月21日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ビットマップ・ディスプレイ・コントローラの作製18(動作した?)

ビットマップ・ディスプレイ・コントローラの作製17(動き出した)”の続き。タイトルの”動作した?”は、まだ画像が止まって見えるだけで、DDR2 SDRAMの電源ON時のデータを読みだして表示しているだけだからです。こっちの意図した画像を表示しているわけではないという理由で?を付けてあります。

前回は画面が流れていたので、回路がおかしかった。bitmap_disp_engine.v を修正して画面が流れないようになった。(VGAです)
BitMapDispCont_121_120821.jpg

ChipScopeでAXI4バス等の波形を観察してみた。data_valid が1になる間隔を観察してみた。これは、DDR2 SDRAMからデータをReadバーストする間隔だ。
BitMapDispCont_119_120821.png

間隔は514クロックだった。クロック周波数は100MHzなので、周期は10nsec なので、514クロックだと5.14usec となる。

data_valid が1になっている間隔は下の図から64クロックだった。
BitMapDispCont_120_120821.png

64クロックは640nsec となる。
AXI4バス帯域の占有率は 64/512x100≒12.5% となった。
AXI4バス帯域の占有率を計算で出してみて比べてみる。100MHzのAXI4バスでDDR2 SDRAMのデータをReadして、VGAのピクセルクロック25MHzでピクセルデータを読み出している。AXI4バスは64ビット幅で、ピクセルデータは32ビット幅なので、AXI4バスのデータ幅のほうがVGAのピクセルデータよりも2倍のデータを1クロックでReadすることが出来る。以上のことから式を立てると下のようになる。
AXI4バス帯域の占有率は (25/100x100)/2 = 12.5% となる。
よって、実際のAXI4バス帯域の占有率と計算値は、ほぼ等しい。

SVGAではピクセルクロックは40MHzなので、AXI4バス帯域の占有率の計算値は 20%
XGAではピクセルクロックは65MHzなので、AXI4バス帯域の占有率の計算値は 32.5%
SXGAではピクセルクロックは108MHzなので、AXI4バス帯域の占有率の計算値は 54%
HDではピクセルクロックは148.5MHzなので、AXI4バス帯域の占有率の計算値は 74.25% (注:AtlysボードではHDは出力できない)
になる予定だ。HDはバス帯域の占有率から言っても厳しいかもしれないが、Altysボードでは、PLLの最高周波数が対応していないので出力できない。
  1. 2012年08月21日 20:14 |
  2. AXI4 Master IPの作製
  3. | トラックバック:0
  4. | コメント:0